197804. lajstromszámú szabadalom • 8 és 16 bites adatsínű számítógéphez csatlakoztatható, maximum 16 bites digitális jel fogadására alkalmas illesztő egység
197804 vezérlő kimenettel rendelkezik, a vezérlő áramkör 16 bites DMA kérés kimenetéhez ötödik kapuáramkör egyik bemenete és 16 bites gyors átvitel választó normál átvitel bemenete, a 8 bites DMA kérés kimenetéhez hatodik kapuáramkör egyik bemenete és 8 bites gyors átvitel választó normál átvitel bemenete van kapcsolva, az ötödik kapuáramkör és a hatódik kapuáramkör másik bemenete össze van kötve és az analóg-digitál átalakító konverzió jelző kimenetére csatlakozik, az ötödik kapuáramkör kimenete a 16 bites gyors átvitel választó gyors átvitel bemenetére, a hatodik kapuáramkör kimenete a 8 bites gyors átvitel választó gyors átvitel bemenetére, a parancsregiszter gyors átvitel vezérlő kimenete a 16 bites gyors átvitel választó vezérlő bemenetére és a 8 bites gyors átvitel választó vezérlő bemenetére van kapcsolva, a 16 bites gyors átvitel választó kimenete a 16 bites kombinált DMA kérés kimenetet, a 8 bites gyors átvitel választó a 8 bites kombinált DMA kérés kimenetet képezi. A találmány szerinti illesztő egység egy további kiviteli alakjánál az analóg-digitál átalakító analóg bemenetére komparátor bemenete van kapcsolva, melynek kimenete az első adatregiszter egyik bemeneti adatvezetékéhez csatlakozik. Egy másik kiviteli alaknál az alsó helyiérték állapot tároló kimenete és/vagy a felső helyiérték állapot tároló kimenete közvetlenül vagy kapüáramkörön keresztül az első adatregiszter egy-egy bemeneti adatvezetékéhez van kapcsolva. A találmány néhány előnyös kiviteli alakját az alábbi példákon, a mellékelt ábrák segítségével ismertetjük részletesen. A rajzon az 1. ábra a találmány szerinti bemeneti illesztő egység egy elrendezését a 2. ábra egy kimeneti illesztő egység elrendezését a 3. ábra egy kétirányú adatátvitelre alkalmas illesztő egység elrendezését mutatja, a 4. ábrán a vezérlő áramkör egy megvalósítási formája látható, az 5. ábra a találmány szerint felépített analóg bemeneti egységet mutatja, a 6. ábra a találmány szerinti analóg illesztő egység gyorsított működésű kiviteli alakját ábrázolja, a 7. ábrán a találmány szerint működő egység 2X8 bites adatátvitelnél lehetséges idődiagramja, a 8. ábrán a találmány szerint működő egység 16 bites adatátvitelnél lehetséges idődiagramja, a 9. ábrán a találmány gyorsított működésű kiviteli alakjának egy lehetséges idődiagramja látható. Az 1. ábrán, mely egy bemeneti illesztő egységet mutat a 9 adatforgalom indítás bemenetre jutó impulzus a 2,3,4 adatregiszterek beíró bemenetére kerül. A második 3 adatregiszter és a harmadik 4 adatregiszter adat5 bemenetére az illesztő egység bemeneti vezetékei közül a nyolc legmagasabb helyiértéket tartalmazóak vannak kapcsolva, míg az alacsonyabb helyiértéket tartalmazóak az első 2 adatregiszter adatbemenetére csatlakoznak. Az első 2 adatregiszter és a harmadik 4 adatregiszter az alsó helyiérték 6 adatbuszra, a második 3 adatregiszter kimenete a felső 5 helyiérték 5 adatbuszra csatlakozik. Az alsó helyiérték 6 adatbuszra csatlakozik a 7 parancsregiszter is, amely az innen dekódolt a 8 vagy 16 bites adatátvitelt jelentő parancsot továbbítja a 71 adathossz parancs kimenetén keresztül a 8 vezérlő áramkör 81 adathossz vezérlő bemenetére. A 8 vezérlő áramkör első 83 kiolvasás vezérlő kimenettel rendelkezik, mely az első 2 adatregisztert és a második 3 adatregísztert, azok engedélyező bemenetén keresztül oly módon vezérli, hogy a bennük tárolt adatot a hozzájuk kapcsolt buszokra juttassák. A 8 vezérlő áramkör második 84 kiolvasás vezérlő kimenete ugyanígy vezérli a harmadik 4 adatregisztert. A 8 vezérlő áramkör 85,86, 16 bites,ill. 8 bites DMA kérés kimenetei az illesztő egység 100,101 16 bites,ill. 8 bites DMA kérés kimeneti pontjain keresztül adják az adatátvitel kérést jelző impulzust a számítógép felé, ahonnan a 102, 103 16,ill. 8 bites DMA elfogadás bemeneteken keresztül jut vissza a számítógép nyugtázó jele a 8 vezérlő áramkör 87,88 16, ill. 8 bites DMA elfogadás bemeneteire. A fent leírt találmány szerinti illesztő egység működése 8 bites adatbuszhoz történő csatlakozás esetén a 7. ábra idődiagramja alapján a következő. A 9 adatforgalom indítás bemenetre adott 43 start jel az illesztő egység bemeneti vezetékein lévő digitális információt beírja a 2,3,4 regiszterekbe oly módon, hogy a második 3 adatregiszterbe és a harmadik 4 adatregiszterbe a felső 8 bit a 2 első adatregiszterbe a további bitek kerülnek. Ezzel egyidejűleg a 43 start, jel a 8 vezérlő áramkör működését is elindítja, annak 82 indítás bemenetére jutva. Jelen esetben az adatátvitel 8 bites adatbuszon keresztül fog lezajlani, melyet a 7 parancsregiszter által az alsó helyiérték 6 adatbuszról kiolvasott és a 8 vezérlő áramkör 81 acathossz vezérlő bemenetére továbbított parancs határoz meg. A 8 vezérlő áramkör a 86 8 bites DMA kérés kimenetén létrehozza a 46 8 bites DMA kérő jelet, melyre a számítógép, elfogadás esetén a 48 8 bites DMA nyugtázó jelet küldi a 88 8 bites DMA elfogadás bemenetre. Ekkor a 8 vezérlő áramkör az első 83 kiolvasás vezérlő kimenetén keresztül úgy vezérli az első 2 adatregisztert, hogy az adatát az alsó helyiérték 6 adatbuszra juttatja. Ezzel egyidejűleg a második 3 adatregiszter is engedélyezve van, ahhoz azonban ilyenkor nem csatlakozik a számítógép adatbusza. A kiolvasással egyidejűleg a 46 8 bites DMA kérő jel megszűnik, ennek következtében a számítógép által visszaküldött 48 8 bites DMA nyug-6 5 5 10 15 20 25 30 35 40 45 50 55 60 65
