197804. lajstromszámú szabadalom • 8 és 16 bites adatsínű számítógéphez csatlakoztatható, maximum 16 bites digitális jel fogadására alkalmas illesztő egység
197804 tázó jel is. Ennek hatására a 8 vezérlő áramkör újabb 48 8 bites DMA kérő jelet hoz létre és a leírt folyamat mégegyszer lejátszódik, azzal a különbséggel, hogy most a második 84 kiolvasás vezérlő kimeneten megjelenő jel hatására a harmadik 4 adatregiszter tartalma kerül az alsó helyiérték 6 adatbuszra. Ezzel a módszerrel a teljes adat két fázisban jutott a számítógép 8 bites buszán keresztül a memóriába. Amennyiben az 1. ábrán látható találmány szerinti illesztő egység 16 bites adatbuszhoz csatlakozik, a működés a 8. ábra idődiagramjai alapján a következő: A 43 start jel az előbbiekhez hasonlóan beírja az 1 analóg-digitál átalakító kimenetei vezetékein lévő információt a 2,3,4 regiszterekbe, és egyidejűleg elindítja a 8 vezérlő áramkör működését. Jelen esetben azonban a 7 parancsregiszter azt a parancsot tartalmazza, hogy az adatforgalom 16 bites adatbuszon fog lezajlani, így ezt a parancsot továbbítja a 8 vezérlő áramkör 81 adathossz vezérlő bemenetére. Ennek hatására a 8 vezérlő áramkör az 52 16 bites DMA kérés jelet hozza létre a 85 16 bites DMA kérés kimenetén. Ezt a számítógép az 53 16 bites DMA nyugtázó jelnek a 87 16 bites DMA elfogadás bemenetre juttatásával fogadja el. A 8 vezérlő áramkör ebben az esetben a 83 első kiolvasás vezérlő kimenetén megjelenő impulzussal az első 2 adatregisztert és a második 3 adatregisztert engedélyezi így azok tartalma egyidejűleg az alsó helyiérték 6 adatbuszra és a felső helyiérték 5 adatbuszra kerül. Ezzel egyidejűleg az 52 16 bites DMA kérő jel, majd ezt követően a számítógéptől érkező 53 16 bites DMA nyugtázó jel megszűnik, így a rendszer alapállapotba kerül, a megjelenő újabb 43 start jel az új ciklus indíthatja. Az idődiagrammokból látható, hogy a 16 bites adatátvitel lényegesen gyorsabb. A 2. ábrán, mely egy kimeneti illesztő egységet mutat, a feliépítés igen hasonló az 1. ábrán látható bemeneti illesztő egységhez. A különbség az, hogy a 9 adatforgalom indítás bemenet nincs összekötve a 2,3,4 adatregiszterek beíró bemenetével, az első 2 adatregiszter és a második 3 adatregiszter beíró bemeneté a 8 vezérlő áramkör első 83 kiolvasás vezérlő kimenetéről, a 4 harmadik adatregiszter a 8 vezérlő áramkör második 84 kiolvasás vezérlő kimenetéről kapja a vezérlő jelet. Ebben az elrendezésben a 2,3,4 regiszterek bemeneté csatlakozik az 5,6 adatbuszokra és a kimenete képezi az illesztő egység kimenetét. A 2. ábra szerinti kimeneti illesztő egység hasonló időzítéssel működik, mint a bemeneti illesztő egység, de értelemszerűen az adatok beírása az 5,6 adatbuszokról a 2,3,4 adatregiszterekbe akkor történik, amikor a DMA kérést követő DMA elfogadás azt lehetővé teszi. Ekkor hozza létre a 8 vezérlő áramkör a 83,84 kiolvasás vezérlő kimenetein a kiolvasó jelet, melynek hatására az 5,6 adatbuszon lévő információ beíródik a 2,3,4 adatre7 6 giszterekbe, és így az illesztő egység kimenetén megjelenik. A 3. ábra egy kétirányú adatátvitelre alkalmas illesztő egységet ábrázol. Ennek felépítése a bemeneti és kimeneti illesztő egységhez igen hasonló. A 7 parancsregiszter egy további kimenettel rendelkezik a 73 perifériás irány kimenettel, mely a 2,3,4 adatregiszterek irányváltó bemenetére csatlakozik. Az illesztő egység működése az ide érkező a 7 parancsregiszter által dekódolt parancstól függően vagy a bemeneti vagy a kimeneti illesztő egység működésével egyezik meg. A 4. ábrán a 8 vezérlő áramkör egy megvalósítási formája látható, melynél a 82 indítás vezérlés bemenetre jutó impulzus a 810 kezdeti állapot vezérlő kapun keresztül a 81 adathossz vezérlő bemeneten lévő jeltől függően a 801 helyiérték sorrend tárolót alapállapotba hozza. Ugyanezen impulzus bebillenti a 806 alsó helyiérték állapot tárolót és a 807 felső helyiérték állapot tárolót, melyek kimenete ekkor azt jelzi, hogy a 2,3,4 adatregiszterek kiolvasatlan adatot tartalmaznak. Ez egyidejűleg DMA kérést is eredményez, egyrészt a 85 16 bites DMA kérés kimeneten, másrészt a 808 DMA kérést vezérlő kapun és a 809 DMA kérés tárolón keresztül a 86 8 bites DMA kérés kimeneten. A 809 kérés tároló egyrészt statikusan alaphelyzetbe hozható a 89 busz forgalom vezérlő bemenetre adott impulzussal, és ismételten bebillenthető a 808 DMA kérést vezérlő kapun keresztül a 80 címbhsz engedélyezés bemenetről. A 8 vezérlő áramkör 87 16 bites DMA elfogadás bemenetére,illetve 88 8 bites DMA elfogadás bemenetére adott jelek valamelyikének felfutó éle a 811 DMA elfogadás választó kapun keresztül a 801 helyiérték sorrend tárolót billenti át. A, 811 DMA elfogadás kaput ugyancsak a 81 adathossz vezérlő bemeneten lévő jel vezérli. A 801 helyiérték sorrend tároló kimeneti jelei kapuzzák a kiválasztott DMA elfogadás jelet a 802 első kapuáramkörön és a 803 második kapuáramkörön keresztül, majd az így kapuzott jel választja ki, hogy a 89 buszforgalom vezérlő bemenetre adott impulzus a 804 harmadik kapuáramkörön jut keresztül a 83 első kiolvasás vezérlő kimenetre vagy a 805 negyedik kapuáramkörön keresztül a 84 második kiolvasás vezérlő kimenetre. Egyidejűleg megtörténik a 806 alsó helyiérték állapot tároló, illetve a 807 felső helyiérték állapot tároló törlése is. Az áramkör a 7. és 8. ábra idődiagramjait figyelembe véve a következőképpen működik: A 82 indítás bemenetre jutó 43 start jel 8 bites átvitel esetén a 810 kezdeti állapot vezérlő kapun keresztül alapállapotba hozza a 801 helyiérték sorrend tárolót. Ekkor a 802 első kapuáramkör engedélyezve van, a 803 második kapuáramkör pedig le van tíitva. Az ugyanekkor bebillent 806 alsó helyiérték állapot tároló és a 807 felső helyiérték állapot tároló jelzi, hogy a 2, 3, 4 adatregiszterekben kiolvasatlan adat található. Kimeneti ál8 5 10 15 20 25 30 35 40 45 50 55 60 65
