197804. lajstromszámú szabadalom • 8 és 16 bites adatsínű számítógéphez csatlakoztatható, maximum 16 bites digitális jel fogadására alkalmas illesztő egység
197804 ter beíró bemenetére, a második kiolvasás vezérlő kimenete a harmadik adatregiszter beíró bemenetére csatlakozik, a vezérlő áramkör 16 bites DMA kérés kimenete az illesztő egység 16 bites DMA kérés kimenetét a vezérlő áramkör 8 bites DMA kérés kimenete az illesztő egység 8 bites DMA kérés kimenetét a vezérlő áramkör 16 bites DMA elfogadás bemenete az illesztő egység 16 bites DMA elfogadás bemenetét, a vezérlő áramkör 8 bites DMA elfogadás bemenete az illesztő egység 8 bites DMA elfogadás bemenetét képezi. Egy további változatnál a találmány tárgya 8 és 16 bites adatsínű számítógéphez csatlakoztatható maximum 16 bites, digitális jel fogadására és kiadására alkalmas illesztő egység, mely parancsregisztert, kétirányú adatregisztereket, adatbuszt és vezérlő áramkört tartalmaz. A találmány szerint az illesztő egység adatbusza alsó helyiérték adatbuszra és felső helyiérték adatbuszra van szétválasztva, alsó helyiérték csatlakozó vezetékeit az első adatregiszter egyik oldali adatvezetékei, felső helyiérték csatlakozó vezetékeit a második adatregiszter és a harmadik adatregiszter páronként összekötött egyik oldali adatvezetékei képezik, az első adatregiszter és a harmadik adatregiszter másik oldali adatvezetékei az alsó helyiérték adatbuszra a második adatregiszter másik oldali adatvezetékei a felső helyiérték adatbuszra vannak kötve, a parancsregiszter bemenete az alsó helyiérték adatbuszra, adathossz kimenete a vezérlő áramkör adathossz vezérlő bemenetére perifériás irány kimenete az adatregiszterek irányváltó bemenetére vannak kapcsolva, az illesztő egység adatforgalom indítás bemenete a vezérlő áramkör indítás bemenetére és az adatregiszterek bemeneti beíró bemenetére kapcsolódik, a vezérlő áramkör első kiolvasás vezérlő kimenete az első adatregiszter és a második adatregiszter kimeneti beíró és bemeneti engedélyező bemenetére a második kiolvasás vezérlő kimenete a harmadik adatregiszter kimeneti beíró és bemeneti engedélyező bemenetére csatlakozik, a vezérlő áramkör 16 bites DMA kérés kimenete az illesztő egység 16 bites DMA kérés kimenetét a vezérlő áramkör 8 bites DMA kérés kimenete az illesztő egység 8 bites DMA kérés kimenetét a vezérlő áramkör 16 bites DMA elfogadás bemenete az illesztő egység 16 bites DMA elfogadás bemenetét a vezérlő áramkör 8 bites DMA elfogadás bemenete az illesztő egység 8 bites elfogadás bemenetét képezi. Oly módon is megvalósítható, hogy az alkalmazott vezérlő áramkör cím busz engedélyező bemenettel és buszforgalom vezérlő bemenettel rendelkezik és helyiérték sorrend tárolót, első kapuáramkört második kapuáramkört, harmadik kapuáramkört, negyedik kapuáramkört, alsó helyiérték állapot tárolót, felső helyiérték állapot tárolót, DMA kérést vezérlő kaput, DMA kérés tárolót, kezdeti állapot vezérlő kaput és DMA elfogadás vá- 4 3 lasztó kaput tartalmaz, a DMA elfogadás választó kaput kimenete a helyiérték sorrend tároló órabemenetéhez, az első kapuáramkör és a második kapuáramkör egy-egy bemenetéhez van kapcsolva, melynek másik bemenete a helyiérték sorrend tároló egy-egy kimenetéhez, kimeneteik pedig rendre a harmadik kapuáramkör és a negyedik kapuáramkör egy-egy bemenetéhez csatlakoznak, ezek másik bemenete össze van kötve és a DMA kérés tároló statikus törlő bemenetére és a vezérlő áramkör buszforgalom vezérlő bemenetére van kapcsolva, a harmadik kapuáramkör kimenete az alsó helyiérték állapot tároló statikus törlő bemenetére és a vezérlő áramkör első kiolvasás vezérlő kimenetére a negyedik kapuáramkör kimenete a felső helyiérték állapot tároló statikus törlő bemenetére és a vezérlő áramkör második kiolvasás vezérlő kimenetére van kötve, a felső helyiérték állapot tároló kimenete a DMA kérést vezérlő kapu egyik bemenetére csatlakozik, ennek kimenete a DMA kérés tároló órajel bemenetéhez van csatolva, a vezérlő áramkör adathossz vezérlő bemenete a kezdeti állapot vezérlő kapu és a DMA elfogadás választó kapu egyik-egyik bemenetére csatlakozik, a vezérlő áramkör indítás bemenete az alsó helyiérték állapot tároló és a felső helyiérték állapot tároló órabemenetéhez és a kezdeti állapot vezérlő kapu másik bemenetéhez van csatlakozva, ennek kimenete a helyiérték sorrend tároló statikus beíró bemenetéhez csatlakozik, az alsó helyiérték állapot tároló kimenete a vezérlő áramkör 16 bites DMA kérés kimenetét a DMA kérés tároló kimenete a vezérlő áramkör 8 bites DMA kérés kimenetét, a DMA elfogadás választó egyik bemenete a vezérlő áramkör 16 bites DMA elfogadás bemenetét a másik bemenete a vezérlő áramkör 8 bites DMA elfogadás bemenetét, a DMA kérés vezérlő kapu másik bemenete a vezérlő áramkör cím busz engedélyezés bemenetét képezi. A találmány egy másik kiviteli alakjánál a vezérlő áramkör buszforgalom vezérlő bemenetére írás-olvasás vezérlő kapuáramkör kimenete van kötve, melynek írás bemenete olvasás bemenete és írás/olvasás választó bemenete van. Lehetséges úgy is kialakítani a találmány szerinti illesztő egységet, hogy annak felső és alsó helyiérték bemeneti vezetékeire analóg-digitá! átalakító felső és alsó helyiérték kimeneti -vezetékei vannak kötve, az analóg-digitál átalakító konverzió vége kimenete az illesztő egység adatforgalom indítás bemenetére csatlakozik. Az illesztő egységet úgy is meg lehet valósítani a találmány szerint, hogy annak felső és alsó helyiérték kimeneti vezetékeire digitál-analóg átalakító felső és alsó helyiérték bemeneti vezetékei vann'ak kötve. Megvalósítható úgy is a találmány, hogy az analóg-digitál átalakító konverzió jelző kimenettel a parancs regiszter gyors átvitel 4 5 10 15 20 25 30 35 40 45 50 55 60 65
