195587. lajstromszámú szabadalom • Osztott intelligenciájú elektronikus berendezés
95 58'7 A találmány tárgya osztott intelligenciájú elektronikus berendezés különösen mérési, adatfeldolgozási, vezérlési célokra, mely mikroszámítógép elemekből (például intelligens csatorna vezérlőkből, memóriákból) és az azok közötti rugalmas kommunikációt biztosító összekötteté- g sekből áll. A mikroprocesszoros technika elemeinek teljesítmény növekedésével és ezzel párhuzamos árcsökkenésével rohamos fejlődés tapasztalható a multiprocesszoros rendszerek terén. Az. új fejlesztések általában a 16-32 bites processzorokat helyezik előtérbe, amelyek már jelentős 1 segítséget nyújtanak a több processzoros rendszerekben fellépő problémák (busz»-arbitrálás, memória hozzáférések) feloldására. Ugyanakkor várhatóan még hosszabb ideig (különösen például a műszeriparban) a legsikeresebb 8 ^ g bites rendszerek is alkalmazásra kerülnek. A mikroprocesszoros készülékek funkcionális elemeinek összekapcsolására ma már döntően buszrendszert használunk. A buszrendszerek általában kétirányú információforgalmat biztosítanak jellemzően master-slave mű- 2q ködési módban: A buszra kapcsolódó master és slave egységek működésének időbeli összehangolására szolgáló intelligens elektronikus berendezést ismertet a 177.236 lajstromszámú IIU szabadalmi leírás. A megoldás processzorfüggetlen rendszerben oldja meg a slave modulok címzé- ^ sét, biztosítja a master és slave modulok közötti szinkro^ nizációt. Egyidőben a buszra kapcsolódó elemek közül csak egyetlen master lehet. Ha egy rendszerben több olyan funkcionális egység is van, amely utastérként működik, akkor biztosítani kell a busznak mint erőforrásnak a utasterek közötti iosztását, ezt nevezik busz-arbitrázsnak. Az arbitrálás célja az egyidőben jelentkező buszelvételi kérések esetén a versenyhelyzet feloldása és ily módon annak megakadályozása, hogy egyszerre két egység legyen 3g master. A versenyhelyzetet kétféleképpen oldhatjuk fel:- az aktuális master jelöli ki, hogy ki legyen a következő master (például 1EC busz); — busz arbiter egység választja ki (prioritás alapján) a következő mastert. Az általában használatos második eset megvalósítására a különféle buszok speciális jeleket (például BUSRQ, BUSaK a Z80 buszon) tartalmaznak. A második módszer legegyszerűbb megvalósítása egy daisy—chain lánc kialakítása. Ebben az esetben a másterek közötti prioritás a buszon elfoglalt pozíciójuktól függ. Ha ez a megoldás nem kielégítő, akkor vagy külön busz-arbiter egységet alkalmaznak (például VME busz) vagy a mastereket készítik fel a versenyhelyzetek feloldására (például Futurebus, Fastbus, ETERNET). gg A két utóbbi megoldás bonyolult hardware-t igényel. A daisy—chain segítségével történő megoldás hátránya pedig, hogy ha a lánc valamelyik eleme meghibásodik, a rendszer üzemképtelenné válik. A találmány célja olyan intelligens elektronikus be- 5g rendezés létrehozása, amely egyszerű hardware segítségével alkalmas az arbitrálásra, ugyanakkor bármelyik modul kiesése (meghibásodása) esetén továbbra is működőképes marad. További célszerű igény még, hogy a megoldás a már ismert és elterjedt buszokon előnyösen alkalmazható gg legyen, valamint az esetlegesen meglévő, nem közvetlenül a berendezéshez tartozó egyéb utasterek - például DMA vezérlők változatlanul felhasználhatók legyenek. Az ismert buszarbitrálási megoldások (például daisy-chain) közös jellemzője, hogy a buszelvételi kérések 55 aszinkron módon történnek, melynek következménye, hogy versenyhelyzet alakulhat ki. Megoldásunk egyik felismerése, hogy az általunk javasolt osztott intelligenciájú elektronikus berendezésben a buszkéréseket szinkron üzemmódban biztosítjuk, méghozzá oly módon, hogy egyidőben csak egyetlen szinkron master kérheti a buszt. Ennek eléréséhez szükség van arra, hogy a berendezésben — legalább annyi állapotot különböztessünk meg, ahány szinkron master van összekapcsolva — a berendezés ezért állapotszámlálót tartalmaz; — minden összekapcsolt szinkron masternek saját, a többi utasterétől különböző azonosítója kell, hogy legyen, amely kijelöli, hogy a megkülönböztetett állapotok közül melyikben enegdélyezett számára a busz elvétele (ha az egyéb feltételek is ezt lehetővé teszik ) — a berendezésnek ezért szinkronizáló logikája és kártyakódgeneráló egysége van; — a buszkérés érvényrejutását meg tudjuk állapítani — a berendezés buszkérés vonallal van ellátva—. A találmány tárgya osztott intelligenciájú elektronikus berendezés, amelynek címbuszrendszere van és a címbuszrendszerre csatlakozó mastereket tartalmaz. A berendezés úgy van kialakítva, hogy állapotszámlálóval rendelkezik, az állapotszámláló kimenetei a címbuszrendszeriel vannak összekötve, vezérlőáramkört tartalmaz, melynek kimenete állapotkódengedélycző vonalra csatlakozik. A masterek közül legalább egy masternek szinkronizáló logikája és kártyakódgeneráló egysége van, a kártyakódgcneráló egység kimenetei a szinkronizáló logika bemenetéire vannak kötve, a szinkronizáló logika további bemenetéi a címbuszrendszerre csatlakoznak. A szinkronizáló logika harmadik, negyedik és ötödik bemenetekkel rendelkezik, a harmadik bemenet az állapotkód-engedélyező vonallal, a negyedik bemenet további buszkérés vonallal, az ötödik bemenet pedig a master kimeneté’rel van összekötve. A szinkronizáló logika első kimenete a master bementére, második kimeneté pedig a buszkérés vonalra van kötve. Célszerűen a berendezés állapotszámlálóját önmagában ismert — előnyösen Z80 típusú — processzor refresh-számlálója képezi. Z80 típusú, vagy ahhoz hasonló felépítésű — memória frissítést végző processzoroknál tehát nincs szükség külön állapotszámlálóra, a processzor refresh-számlálója egyben állapotszámlálóként is felhasználható. A berendezés előnyös kiviteli alakjának önmagában ismert, daisy-chain szervezést elősegítő rendszervezérlője van, amelynek buszelvételt engedélyező kimenete a szinkronizáló logika hatodik bemenetére csatlakozik, buszelvetel vonalat tartalmaz, amelyre a szinkronizáló logika harmadik kimenete, továbbá a rendszervezérlő buszelvételkérést jelző bemenete van kötve, a szinkronizáló logika negyedik kimenete pedig további masterrel, vagy azok egy csoportjával van összekötve. A találmány szerinti berendezés lehetséges, péllakénti kiviteli alakját a mellékelt rajzok alapján ismertetjük részletesén, ahol- az 1. ábra a kiviteli alak vázlatos felépítését,- a 2. ábra a daisy-chain rendszerbe történő integrálását,- a 3. ábra pedig a szinkronizáló logika előnyös kiképzését,
