195015. lajstromszámú szabadalom • Processzor elrendezés primitív és összetett eljárásokat meghatározó utasítások végrehajtására
195015 4 a primitív eljárásokkal társított buszvonalak a logikai áramkörrel engedélyezett eljárás regiszterhez csatlakoznak, amelynek kimenete az eljárás dekóder vezérlő bemenetéhez csatlakozik. A találmány szerinti processzor elrendezés a primitív és összetett eljárások végrehajtását a szokásos mikroprocesszoroktól eltérő módon végzi, ennek megfelelően azok végrehajtási időszükséglete is különböző. A találmány szerinti processzor elrendezés említett és további jellemzőit, előnyeit, sajátos tulajdonságait a továbbiakban egy példaként kiviteli alak kapcsán, a rajz aíapján ismertetjük részletesebben. A rajzon az 1. ábra a találmány szerinti processzor elrendezés általános tömbvázlata, a 2. ábra az összetett és primitív eljárások megkülönböztetésére és a kapcsolatos vezérlési funkciók ellátására alkalmas egységek részletesebb kapcsolási vázlata, a 3. ábra az összetett eljárás végrehajtása során a külső memória címzését és tartalmát szemléltető vázlat, a 4. ábra az EXECUTE primitív eljárás végrehajtására alkalmas vezérlő áramkör kapcsolási rajza, az 5. ábra a RET visszatérési verem vezérlésének a működés szempontjából lényeges részét szemlélteti, a 6. ábra a »;« terminátor primitív eljárás végrehajtására alkalmas vezérlő áramkör kapcsolási rajza, a 7. ábra a rendszer kezdeti állapotát beállító utasítás által vezérelt egységek vázlata, a 8. ábra a DUP primitív eljárás végrehajtására alkalmas vezérlő áramkör kapcsolási rajza, a 9. ábra az 0BRANCH primitív eljárás végrehajtására alkalmas vezérlő áramkör kapcsolási rajza, és a 10. ábra a PAR paraméter verem vezérlését és felépítését szemléltető kapcsolási rajz. Az 1. ábrán a találmány szerinti elrendezés példakénti kiviteli alakjának általános tömbvázlatát tüntettük fel. Ezen elrendezés soronkövetkező ismertetése során az áttekinthetőség megőrzése bizonyos egyszerűsítések és sajátos jelölések bevezetését tette szükségessé. Az elrendezés tartalmaz főbb funkcionális egységeket, amelyhez hasonló egységek más mikroprocesszor elrendezésben is megtalálhatók, ezek jelölése és elnevezése a szakmában már általánosnak mondható. Ezekre az elfogadott jelölés alapján hivatkozunk. Más áramköri egységek vagy logikai blokkok nem rendelkeznek ilyen kiemelt funkcióval, ezekre hivatkozási számokkal utalunk. Az elrendezésben a kapcsolatok legnagyobb része buszvonalakon keresztül, meghatározott feltételek bekövetkezésekor jön létre. Az egyes vezérlő vonalak egy-egy aktivált utasítással 3 vagy állapottal vannak társítva. Ezeket az utasításokat és állapotokat a programozás területén megszokott nagybetűs jelölésekkel tüntettük fel a rajzon a megfelelő vonal fölött vagy mellett. A találmányra jellemző néhány sajátos utasítás elnevezés érthető, de még nem közismert. A felhasznált és jelölt utasításokat és állapotokat a leírás során pontosan értelmezni fogjuk, jellegüknél fogva azonban ezek nem tekintendők hivatkozási jeleknek és ezért önmagukban szerepelnek jelölt szó vagy fogalom nélkül. Az elrendezés fő egységeit ALU aritmetikai és logikai egység, PAR paraméter verem, RET visszatérési verem, továbbá IP interpretation pointer képezi, és ezek az egységek egyrészt belső vezérlő ICB busszal, másrészt belső cím és adat IADB busszal kapcsolódnak. A találmány szerinti megoldás lényegéhez tartozik, hogy az elrendezés az általa végrehajtandó utasításokat két csoportra osztja, úgymint primitív eljárásokra és összetett eljárásokra. A primitív eljárások végrehajtása — mint látni fogjuk — igen nagy sebességgel, gyakorlatilag azonnal megtörténik. Erre a működésre most csak annyiban utalunk, hogy a végrehajtandó utasítás az IADB buszon jelenik meg. A példakénti esetben az I \DB busz tizenhat bitvonalból áll és az egyes vonalak 2°—2'5 bináris helyértékekkel vannak társítva. A primitív eljárásokra az jellemző, hogy velük például az utolsó öt legkisebb helyértékű bítvonal van társítva, azaz 2° ... 24 helyértékek, így primitív eljáráshoz tartozó utasításoknál a 25 ... 2i5 helyértékeken mindenütt 0 állapot található. Ezzel szemben összetett eljárásokhoz tartozó utasításoknál a 25 ... 2'5 helyértékek valamelyikén biztosan található legalább egy 1-es állapot. \ primitív, illetve összetett utasítások megkülönböztetése az IADB busz vonalainak elágaztatásával történik. A primitív eljárások utasításaival társított PE buszvonalak 10 eljárás regiszterhez csatlakoznak, az öszszetett eljárások utasításaival társított OE buszvonalak 11 VAGY kapu egy-egy bemenetével vannak összekötve. A 11 VAGY kapu kimenete 12 ÉS kapu egyik bemenetével közvetlenül, 13 ÉS kapu bemenetével pedig 14 inverteren keresztül kapcsolódik. A 13 ÉS kapu másik bemenete az ICB buszról vezérelt fetch vezérlő logika kimenetével van öszszekötve és kímenete a 10 eljárás regiszter engedélyező bemenetéhez csatlakozik. A 10 eljárás regiszter ötbites hosszúságú és kimenete 17 eljárás dekóder bemenetéhez csatlakozik. A 17 eljárás dekóder a bemenetére vezetett ötbites jelet dekódolja és harminckét kimenete közül a kód által kiválasztott kimenet kerül aktivált (pl. 1-es) állapotba. A 17 eljárás dekóder kimenetei 18 lokális vezérlő modul egy-egy bemenetével vannak összekötve. A 18 lokális vezérlő modul harminckét vezérlő áramkört tartalmaz, ame-5 10 15 20 25 30 35 40 45 50 55 60 65 4
