177091. lajstromszámú szabadalom • Berendezés digitális jelfolyam elágaztatására
3 177091 4 mint a memória egységek és az együttműködő adatfeldolgozó egységek reakcióidőinek figyelembevételével állapítottuk meg, így a jelek megbízhatóan haladnak át a tárolt-program vezérlésű rendszer részein. Hatásos, pipeline-elv szerinti vezérléshez olyan számítógépre van szükség, amelyben az áramlási sebesség, a digitális szavak hossza (azaz a digitális szó bitjeinek száma) és az elágazási rendszer jól illeszkednek egymáshoz. Utasítás memóriából kiolvasott utasítássorozat végrehajtásánál ismert módszer az egyes utasítás szavak felosztása műveleti, állandó és változó mezőre. A műveleti mező dekódolásával közvetlen parancsot kapnak arra, hogyan kell a változó mezőt felhasználni attól függően, hogy egy vagy több jelág van kiosztva a dekódoló folyamat mellé. Ha a pipeline-elvet alkalmazzák, a már fentebb leírtak szerint, a pipeline mentén elhelyezkedő két aktivációs pont közötti minden adatfeldolgozás egy időzítési periódust igényel, és így nem célszerű hosszú utasítás szavakat használni, amelyek sok információt tartalmaznak. Ezt ugyanis időzítési periódusonként egyszer olvassák ki az utasítás memóriából s így az elágazási folyamat kettő vagy több periódust használ el, ami alatt a következő digitális jel nem vihető át az elosztó berendezéshez. Az ilyen adatfeldolgozási problémák egyik ismert megoldása szerint az egymás után kiolvasott utasításoknak vagy egy utasítás részeinek a végrehajtása átlapolódik (ha maga a vezérlési folyamat megenged ilyen átlapolási), egy másik megoldásban a végrehajtás során nyert jeleket átmenetileg tárolják (ha a vezérlési folyamat nem enged meg közvetlen átlapolódást). A pipeline-elv alkalmazásával kapcsolatosan az említett problémát tárgyalja J. Sell a „Microprogramming in the Hewlett-Packard 3000” c. cikkében, amely az említett Infotech-Reporí 23. egyik része. Ebben a cikkben egy elosztási technikát is ismertetnek utasítás végrehajtással kapcsolatban, amely két, a pipeline-elvnek megfelelően egymás után elhelyezett utasítás szó regiszteren alapszik. A találmány szerinti megoldással olyan elágaztató berendezést javasolunk, amely párhuzamosan elrendezett szó- illetve bitcsoport regisztereken alapszik, és melynek segítségével megvalósítjuk az említett végrehajtási átlapolódásokat és átmeneti információ tárolásokat hatékony jelfolyam elágaztatás mellett anélkül, hogy túl sok időzítési periódust, túl hosszú szavakat és felesleges hardware-t használnánk. A találmány tehát berendezés digitális jelfolyam elágaztatására, melynek digitális jeleket órajelforrás ütemezésére egymás után előállító jelforrása és ennek kimenetére csatlakoztatott, az órajelforrás által ütemezett regiszterei vannak, és amelyet az jellemez, hogy tartalmaz elágazási vezérlőjeleket az órajelforrás ütemezésére egymás után előállító további jelforrást és egyik bemenetével a további jelforrás kimenetére csatlakoztatott legalább egy kapuáramkört, amely kapuáramkör másik bemenete az órajelforráshoz, kimenete pedig az egyik regiszter aktiváló bemenetére van csatlakoztatva, amely egyik regiszter kimenete képezi az egyik kimenő jelágat. Egy előnyös kiviteli alakban a legalább egy kapuáramkör elágazási regiszteren keresztül van a további jelforrás kimenetére csatlakoztatva. Ebben az esetben célszerű, ha legalább az egyik elágazási regiszter aktiváló bemenete egy másik elágazási regiszter kimenetére kapcsolódó kapuáramkör kimenetére van csatlakoztatva. A találmány egy további előnyös kiviteli alakjában a jelforrást és a további jelforrást véletlen hozzáférésű memória alkotja, amelyhez címzőegység van csatlakoztatva, és az egyik kimenő jelág a címzőegység egyik bemenetére van csatlakoztatva. A találmányt részletesebben a rajzokon szemléltetett előnyös kiviteli alakok alapján ismertetjük, ahol az 1. ábra egy kiviteli alak tömbvázlatát, a 2. ábra az 1. ábra szerinti kivitel működését magyarázó táblázatot, a 3. ábra egy másik kiviteli alak tömbvázlatát, és a 4. ábra a 3. ábra szerinti kiviteli működését magyarázó táblázatot mutat. Az 1. ábra egy első IFG1 jelforrást mutat, pl. egy mikroprogram generátort, amelyik a CL órajelforrástól származó óraimpulzusok által meghatározott sebességgel adja a jelfolyamot, ez digitális szavakból áll, melyek két bl—8 és b9-12 bitcsoportra vannak osztva. A jelfolyam négy kimenő B1-B4 jelágra oszlik négy BR1-BR4 regiszter segítségével, melyek mindegyike el van látva egy A aktiváló bemenettel. Feltételezzük, hogy a Bl jelág csak a bl—8 bitcsoportot kapja meg, a BRI regiszteren át, a B2-B4 jelágak viszont a teljes digitális jelet megkapják a BR2—BR4 regiszteren át. Az átvitelek a pipeline-elvnek megfelelően történnek az említett CL órajelforrástól származó óraimpulzusok révén, azaz az elágaztatások egy-egy időzítési periódust igényelnek. A CL órajelforrás azonban közvetlenül csak a BRI regisztert aktiválja úgy, hogy valamennyi bl-8 bitcsoport eljut a Bl jelágba. A BR2-BR4 regisztere A aktiváló bemenete egy-egy ANDI—AND3 kapuáramkörhöz, az ábrán ÉS-kapuhoz, csatlakozik, amely logikai ÉS-kapcsolatba hozza az óraimpulzusokat egy-egy bil—bi3 elágazási vezérlőjellel, amit egy második IFG2 jelforrás állít elő a CL órajelforrás által megszabott sebességgel. Ha pl. a bi3 elágazási vezérlőjel „O” állapotú, ami az AND3 kapuáramkörnél várakozik ugyanabban az időzítési periódusban, amelyikben a jelfolyam egyik szava a BR4 regiszter bemenetén várakozik, először is ez a szó ki van zárva a B4 jelágba való beáramlásból, másodszor pedig a BR4 regiszterben előzőleg tárolt szó tartózkodási ideje a B4 jelágon meghosszabbodik. Egyedül az AND3 kapuáramkör csatlakozik közvetlenül a második IFG2 jelforráshoz, az ANDI és AND2 kapuáramkörök egy-egy A aktiváló bemenetű BIR1 illetve BIR2 elágazási regiszteren keresztül kapják a bil illetve bi2 elágazási vezérlőjelet. A BIR1 elágazási regisztert minden óraimpulzus aktiválja, a BIR2 elágazási regiszter A aktiváló bemenete viszont ugyanúgy kap vezérlést, mint ahogy azt a BR2-BR4 regisztereknél említettük, azaz egy ka5 10 15 20 25 30 35 40 45 50 55 60 65 2
