172416. lajstromszámú szabadalom • Kapcsolási elrendezés többites alegységekből álló digitális információegység soros - párhuzamos átlakaítására, visszaalakítására, párhuzamos alakban való tárolására és kezelésére
3 172416 4 A találmánnyal kapcsolási elrendezést hoztunk létre valamely digitális információegység - mely tetszőleges számú, egynél több bites alegységből áll — alegységenként! soros megjelenési formájából párhuzamosba, párhuzamosból sorosba való átalakítására, továbbá párhuzamos formájában való tárolására és kezelésére (kiolvasás, módosítás, beírás) és a kapcsolási elrendezés információegység vonalvevővel, vagy vonalvevő nélküli fogadására alkalmas tárolóregiszter kialakítását és ezen regiszter soros kivezetésének vonaladóhoz kötést tartalmazza. Ezt a regisztert a találmány szerint az alegységek számával megegyező számú léptetőregiszter képezi, melyek elemszáma megegyezik az információegységben lévő alegységek számával. A találmány szerinti kapcsolási elrendezés további részleteit és előnyeit rajz alapján általános és speciális példa kapcsán ismertetjük részletesebben. A rajzon az 1. ábra ismert kapcsolási elrendezés vázlata, a 2. ábra a találmány szerinti megoldás elvi felépítése, a 3. ábra a találmány szerinti kapcsolási elrendezés tömbvázlata, és a 4. ábra 4-16 bites információ kezelésére alkalmas regiszter kapcsolása. A 2. ábrán vázolt megoldásnál az átalakítandó soros információegység az SRI soros bemeneteken át érkezik az R vonalvevő bemenetére. Az SRI soros bemenetek vonalainak száma megegyezik az alegységek bitjeinek n számával. Az R vonalvevő n számú ldmenete a találmány szerint elrendezett SHP regiszter soros bemenetéihez csatlakozik. Az SHP regiszter a párhuzamos beírás elvégzéséhez A, B, C, párhuzamos bemenetekkel rendelkezik. Az Aß, C, párhuzamos bemenetek mindegyike n számú vezetékből áll. A párhuzamos vezetékek számát, amely egyúttal az SHP regiszter fokozatainak vagy másnéven szintjeinek számával azonos, az átalakítandó információegységben lévő alegységek száma határozza meg. Ha az informádóegység bitjeinek N számát elosztjuk az alegység bitjeinek n számával, akkor a N/n hányados a szintek számát adja. Az SHP regiszter minden fokozatának egyenként n számú bitvonalat tartalmazó Qa, Qb> Qc párhuzamos kimenete van. A legutolsó párhuzamos kimenet n számú vonala egyúttal az SHP regiszter soros kimenetét is képezi. A 2. ábra szerinti megoldásnál a Qc párhuzamos kimenetet egyúttal soros kimenetként is felhasználjuk. A soros kimenetről az n számú bitvonal D vonalad óhoz csatlakozik, amely a soros informádót rendeltetési helyére továbbítja. A 3. ábrán a találmány szerinti kapcsolási elrendezés részletesebb felépítését szemléltettük. Az R vonalvevő elhagyásával az n-számú SRI soros bemenet közvetlenül az SHP regiszter soros bemenetéihez csatlakozik. Az SHP regisztert n számú léptetőregiszter képezi. Minden léptetőregiszter a szintek N/n számával azonos számú fokozatból áll. Az egyes regiszterelemeket kettős jelöléssel láttuk el, ahol azonos indexek ugyanazon léptetőregiszterre vonatkoznak. Az SRI soros bemenetek közül az első bemenet az első léptetőregiszter soros bemenetéhez csatlakozik, és az első ütemben a beérkező informádó az Aj regiszterfokozatba íródik. Az SRI soros bemenetek második bitvonala a második léptetőregiszter soros bemenetéhez csatlakozik, és az információ az Aj regiszter fokozatba íródik. Ebből következik,hogy az 2 első információs alegység n számú bitje egymással egyidejűleg az Aj, A2 A3 ... An regiszterfokozatokba íródik. Az első léptetőregiszter második fokozatát a Bj regiszterfokozat, a másodikét a B2 regiszterfokozat, végül az n-edik regiszter második fokozatát a Bn regiszterfokozat képezi. Az első regiszterfokozatok beírása után az órajelütemre a léptetőregisztereket egy lépéssel babról jobbra léptetjük, így az első A\ regiszterfokozatokba beirt n számú bitnek megfelelő információ a második Bj regiszterfokozatokba íródik be, és az SRI soros bemenetekről érkező következő információs alegység bitjei az első Aj regiszterfokozatokba Íródik. Minden információs alegység bitjei tehát különböző léptetőregiszterek azonos sorszámú fokozatában helyezkednek el. Az információegység beírása N/n ütem alatt fejeződik be. Ekkor az első alegység bitjei az utolsó regiszterfokozatokba, az utolsó alegység bitjei pedig az első regiszterfokozatokba vannak beírva. Ebben az állapotban az SHP regiszter teljes egészében tárolja az információegység bitjeit. A tárolt informádó az egyes regiszterfokozatok Qa, Qb, ... Qx párhuzamos kimenetein párhuzamos alakban rendelkezésre áll. A Qa párhuzamos kimenet az összes léptetőregiszter első fokozatában tárolt informádót n számú vonalon tartalmazza. Ez a párhuzamos kimenet a sorosan továbbított informádóegység utolsó alegységének bitjeit tartalmazza, míg az első alegység n számú bitje az utolsó Q* párhuzamos kimeneten jelenik meg. Az utolsó Qx párhuzamos kimenet egyúttal az SHP regiszter soros kimenetét is képezi. Minden regiszterfokozathoz az előző fokozat kimenetéről érkező beíróvezetéken kívül egy külső beíró vonal is tartozik. Az első regiszterfokozatok n számú beíró vonala az SHP regiszter A párhuzamos bemenetéit, a második regiszterfokozatok n számú beíró vonala a B párhuzamos bemeneteket, végül az utolsó N/n-edik regiszterfokozatok n számú beíró vonala az X párhuzamos bemeneteket képezi. Az SHP regiszterbe a beírás párhuzamosan bármelyik párhuzamos bemenet vezérlésével megoldható. A párhuzamosan tárolt információt további N/n számú ütemmel lehet sorossá visszaalakítani. Minden ütemben a léptetőregiszterek egyet lépnek jobbra, és a Qx soros kimeneten ezáltal megjelenik az utolsó regiszterfokozatokban tárolt n számú bitnek megfelelő informádó. Ez az információ a D vonaladon keresztül soros alakban levehető. A vázolt működésből nyilvánvaló, hogy az SHP regiszter beírása vagy kiolvasása alatt a párhuzamos beírást vagy kiolvasást szüneteltetni kell, mivel egy ciklus alatt az információs bitek a léptetőregiszterek fokozatain áthaladva veszik fel végleges helyüket. A haladás közben az egyes fokozatok még non az állandósult állapotnak megfelelő informádót tartalmazzák. A 4. ábrán a találmány szerinti kapcsolási elrendezés négy ütemben, ütemenként 16 bitben érkező informádóegységnek egy párhuzamosan kezelhető N=64 bites szóvá való átalakítását és visszaalakítását végző kapcsolás példakénti felépítését szemlélteti. Az SHP regiszter n=16 db SN 74194 típusú 4 bites léptetőregiszterből áll, az SRI soros bemenetek 16 rezetéke a regiszter 2-es számú lábaihoz, a 16 db A párhuzamos bemenet a regiszterek 3-as számú lábai-5 10 15 20 25 30 35 40 45 50 55 60 65
