166784. lajstromszámú szabadalom • Memória rendszer

5 sor memóriaelemeiből ad egy kimenetet, és amikor az impulzust az 1W elembe léptetjük, információ kerül a memóriaelrendezés első sorába egyperiódusnyi időkésleltetést adva, mielőtt információ kerül a léptető regiszterrendszerbe. A 14 kommutátor léptetőregiszter 11 elemei a 2. ábrán látható kiviteli alakban úgy vannak átrendezve, hogy az információ beírása a rendszerbe az első periódusban történik. Ennek megvalósítása céljából a kommutátor bemeneti impulzusa először a léptetőregiszter 1W elemébe kerül és az 1W elembe történő visszavezetés előtt utoljára kerül a léptető regiszter ÍR elemébe. Erre a második kiviteli alakra vonatkozó működést a Il/a—c táblázatok mutatják az 1-től 6n-ig terjedő időintervallumban. A 3. ábra a találmány szerinti memóriarendszer további kiviteli alakját szemlélteti, mely N bitet n-szer tárol és léptet. így, hasonlóan az első kiviteli alakhoz, az N bit párhuzamosan egyszerre kerül beírásra a memóriaelrendezésbe és az OA, OB, OC, ..., ON kimeneteken az N bit egyszerre jelenik meg. A memóriarendszer 3. ábrán szemléltetett kiviteli alakjában a 10 memóriaelemek valamennyi sorában a W beírásvezérlő bemenetek és az R olvasásvezérlő bemenetek vannak, és valamennyi oszlopban az I bemenetek és az O kimenetek szintén közösítve vannak. Továbbá, ezen harmadik kiviteli alakban az n-edik sor W beírásvezérlő bemenetei közösítve vannak az első sor R olvasásvezérlő bemeneteivel és a közbülső sorok W beírásvezérlő bemenetei közösítve vannak a következő szomszédos sor R olvasásvezérlő bemeneteivel. így, az első sor beírásvezérlő bemenete közösítve van a második sor olvasásvezérlő bemenetével, a második sor beírásvezérlő bemenete közösítve van a harmadik sor olvasásvezérlő bemenetével stb., és az (n—l)-edik sor (az ábrán nem látható) beírásvezérlő bemenete közösítve van az n-edik sor olvasásvezérlő bemenetével. A memóriaelemek szomszédos sorainak beírásvezérlő és olvasásvezérlő bemenetei közösítésének szemléltetése céljából a szomszédos sorok egyes beírás- és olvasásvezérlő bemenetei összekötve vannak feltüntetve. Egy előnyösebb kiviteli alakban azonban csak egyetlen közös beírás/olvasásvezérlő bemenet van a memóriarendszer méretének csökkentésére és sűrűségének növelése céljából. Meg kell jegyezni, hogy ebben a kiviteli alakban, mivel az elemek szomszédos sorainak olvasásvezérlő és beírásvezérlő bemenetei közösítve vannak, csak n számú léptető regiszter 11 elemre van szükség a 14 kommutátor létrehozásához. így az első időperiódusban, az IA, IB, IC, ..., IN bemenetekről az információ a vonatkozó An, Bn, Cn, ..., Nn memóriaelemekbe kerül beírásra, ezzel egyidejűleg az Al, Bl, Cl, ..., NI memóriaelemekben tárolt információ kiolvasásra kerül a vonatkozó OA, OB, OC, ..., ON kimeneteken. A második időperiódusban új információ íródik az Al, Bl, Cl, ..., NI memóriaelemekbe és ezzel egyidejűleg az A2, B2, C2, ..., N2 memóriaelemekből információt olvasunk ki, amely a vonatkozó OA, OB, OC, ..., ON kimenetekre kerül. Mindaddig, amíg információt olvasunk ki valamely sorból, valamennyi információ megőrződik a sorba történő új információ be-6 írásáig. A 3. ábra szerinti memóriarendszer működését a Ili/a és b táblázatok mutatják több időperióduson keresztül. A Ili/a és b táblázatok mutatják a léptetőregiszter 11 elemek állapotait, a 5 10 memóriaelemek állapotát, az IA, IB, IC, ..., IN bemenetekre adott információt és az OA, OB, OC, ..., ON kimenetekre jutó információt az 1-től 3n-ig terjedő időperiódusokban. A 3. ábra szerinti kiviteli alakban az első léptető-10 regiszter-elemre adott első impulzus az első sorban levő memóriaelemekből szolgáltatja a kimenetet és az n-edik sorban tárolja a bemeneti információt, így nincs időkésés az információnak a léptető regiszterrendszerbe történő olvasását megelőzően. 15 A 14 kommutátor léptetőregiszter 11 elemei átrendezhetők (a 2. ábrához hasonlóan) egy negyedik kiviteli alakba a 4. ábrán látható módon úgy, hogy az első időperiódusban az információ az első sorba kerül az n-edik sor helyett. Ennek megvalósítása 20 céljából a kommutátor bemeneti impulzusa először a léptetőregiszter 2 elemére kerül és az impulzusnak a 2 elemre való visszavezetése előtt a léptetőregiszter 1 elemére. Ezen negyedik kiviteli alak működését az 1—3n időperiódusokra vonatkozóan a IV/a 25 és b táblázatok mutatják. Az 5. ábrán a találmány szerinti memóriarendszernek egy ötödik kiviteli alakja látható, amely N X n bites kódolt információt tárol és léptet. Ebben a kiviteli alakban az A oszlop I bemenetére 30 egy külön bitsorozat jut a 2 elemtől (N x n + l)-ig terjedő időperiódusokban és a bitsorozat az N-edik oszlop O kimenetére jut az (N X n + l)-től (2N x n)-ig terjedő időperiódusok alatt. A memóriarendszer itt is a véletlen elérésű 13 memóriaelren-35 dezésből áll, amelynek memóriaelemei n sorba és N oszlopba vannak elrendezve. Az A oszlop közös I bemenete ad lehetőséget a kódolt információnak a memóriarendszerbe való bevitelére, és az N-edik oszlop O kimenete ad lehetőséget a kódolt infor-40 mációknak a memóriarendszerből történő kivitelére. Ezenkívül az A oszlop kimenete 12 AB tárolóvagy késleltetőelemen keresztül a B oszlop bemenetére kapcsolódik, a B oszlop kimenete pedig 12 BC tárolóelemen keresztül a C oszlop bemenetére kap-45 csolódik stb. Ezen kiviteli alak működésének jobb megértése érdekében az 5. ábra N x n memóriaelemet tartalmazó kiviteli alakja helyett az 5/a ábrán látható 4x4 memóriaelemből álló véletlen elérésű memó-50 riaelrendezés memóriarendszerét ismertetjük. Az első időperiódusban a Dl memóriaelemből egy bites kódolt információ kerül kiolvasásra az O kimeneten és kódolt információs bitek kerülnek átvitelre az Al, Bl és Cl memóriaelemekből a megfelelő AB, 55 BC és CD tárolóelemekbe, ezzel egyidejűleg az előzőleg az AB, BC és CD tárolóelemekben tárolt kódolt információs bitek a megfelelő B4, C4 és D4 memóriaelemekbe íródnak be, és az I bemenetre adott kódolt információnak egy újabb bitje íródik 60 az A4 memóriaelembe. A második időperiódusban a D2 memóriaelemből kerül a kódolt információ egy bitje az O kimenetre és kódolt információs bitek kerülnek átvitelre az A2, B2 és C2 memóriaelemekből a megfelelő AB, 65 BC és CD' tárolóelemekbe, ezzel egyidejűleg az AB, 3