177048. lajstromszámú szabadalom • Rendszertechnikai elrendezés processzorral vezérelt számítógépes rendszer és egy ehhez tartozó perféria között input-output műveletek létesítésére
7 177048 8 ellenőrző adatregiszter kimenete a már vázolt módon a 7 video jel keverőhöz csatlakozik. A 15 alacsony szintű és a 16 magas szintű cursor regiszterek és a 17 ellenőrző adatregiszter órajelet a 103 címbuszról kapnak, érvényesítő jeleket pedig az említett 5 22-26 ÉS kapuk kimeneteiről. A 2. ábrán vázolt display periféria működése a következő: A 12 vezérszámlánc a 13 nagyfrekvenciás oszcillátor jelének kódolt leosztásával előállítja a 9 10 szinkronjel dekóder és a 10 vezérlőjel dekóder működtetéséhez szükséges órajeleket. A 12 vezérszámlánc állapota jellemző a display képet létrehozó elektronsugár pillanatnyi helyzetére. 15 A 112 display vezérlő 12 vezérszámláncának állapota alapján tehát dekódolhatók egyrészt a katódsugárcső működtetéséhez szükséges szinkronjelek, másrészt a 4 egykarakteres pufférnek az 1 memóriából történő feltöltéséhez szükséges vezérlője- 20 lek, az 5 karakter generátor részére a mozaikkép előállításához szükséges, egy karakteren belüli pontsort meghatározó jelek, továbbá a 6 párhuzamos-soros átalakító részére a léptető jelek, valamint a 7 videojel keverő működését befolyásolhatja még a 25 11 cursor helyzet komparátor, valamint a 21 karakter dekóder, amely például a hatnál több bites kijelzést segíti elő. Normál kijelzési üzemmódban, tehát amikor a rendszer 100 processzora nem kommunikál a 112 30 display vezérlő 1 memóriájával, a 14 kétállapotú elem úgy vezérli a 8 multiplexert, hogy ez a 12 vezérszámlánc által előállított címeket engedi a RAM típusú 1 memória dmbemeneteire. A 4 egykarakteres pufferbe folyamatosan érkeznek a meg- 35 felelő karakterek a 10 vezérlőjel dekóder által meghatározott karakterfrekvencia ütemében. Tekintsük most a tizenhat bites 103 címbuszon érkező címeket. Ezek folyamatosan érkeznek a 100 40 processzortól és megjelennek a 18 meghajtó egységek kimenetén is. Ábrázoljuk most a tizenhat bites címet A, B alakban, ahol A jelöli a cím legmagasabb rendű öt bitjét, és B jelenti a cím alacsonyabb rendű tizen- 45 egy bitjét. Vizsgáljuk most meg egy output művelet (WRITE MEMORY) lezajlását, tehát amikor a 100 processzor adatot juttat el a display vezérlésbe. Tételezzük fel, hogy a 20 címterjedelem regiszter a 50 C” öt bites bináris számot tartalmazza. „-A” címrész megegyezik ,,-C”-vel, a cím érvényességét jelző RAS bemeneten az időzítő jel megjelenésekor a vezérlés képes a 102 memória 55 adatkimenet buszon érkező adat fogadására. A címek egyenlőségét a 19 ekvivalencia egység detektálja. Azt az információt, hogy a cím 100 processzorból érkezett, a CPU SLOT bemenet jele szolgáltatja. 60 Az öt bites ,,—C” címteijedelem beállítás segítségével 2Kbyte-ot foglalunk le az operatív memória címteijedelmébó'I. Vizsgáljuk meg most a vezérlést a 103 címbusz alacsony rendű tizenegy bitjének különböző értékei 65 mellett, amelyhez B” különböző értékei tartoznak. 1/1024 B 2047 Ebben az esetben a 22 ÉS kapu kimenetén a 14 kétállapotú elem átváltását kezdeményező jel lép fel, amely ha a RAS bemeneten érkező jel megjelenésekor párosul a CPU SLOT bemenet jelének meglétével, a 23 ÉS kapu kimentén pozitív jelet állít elő. Ezzel megtörténik a 14 kétállapotú elem átváltása, amely átváltja a 8 multiplexert, tehát a 103 címbuszon érkező címek rákerülnek a display RAM 1 memóriájának dmbemeneteire. A RAM WRITE bemenet jelének megérkezésekor a 102 memória adatkimenet busz tartalma beíródik a display 1 memóriájába. A rendszer addig marad ebben az állapotban, amíg a RAS bemeneten olyan jel érkezik amelynek megjelenésekor a 23 ÉS kapu kimenetén negatív jel lép fel. Ilyenkor a 14 kétállapotú elem és vele együtt az egész rendszer visszavált normál kijelzési állapotba. A display 1 memóriának az operatív memóriáyal összekapcsolt állapotában is megtörténik természetesen a 4 egykarakteres puffer folyamatos feltöltése. Ilyenkor a pufferbe hamis adatok kerülnek, tehát hamis kijelzést kapunk. Ez a jelenség a display periféria jellegéből adódóan olyan ritkán fordul elő, hogy a kijelzést nem zavarja, illetve az emberi szem számára nem észrevehető. A fenti üzemmód olyan címtartalomhoz tartozott, amelynél a rendszer input-output műveletet létesít a perifériával oly módon, hogy közvetlenül hozzáfér a periféria 1 memóriájához. Az 1 memória feltöltése és felfrissítése ilyen módon történik. Láthatjuk, hogy az üzemidő túlnyomó részben az 1 memória a display memória részeként működik, és lehetővé teszi a tárolt adatok megjelenítését. 2. Jelöljük a továbbiakban a 103 címbuszon érkező címek alacsony helyértékű B-vel jelölt tizenegy bitjéből ,,-D”-nek a legmagasabb helyértékű bitet, és E”-nek a legalacsonyabb helyértékű két bitet. Ezeket a biteket a cursor regiszterek feltöltéséhez fogjuk felhasználni. Legyen most D = 0 E = 3, amiből adódhat, hogy B = 3 Ilyen cím beérkezésekor a 24 ÉS kapu kimenetén engedélyező jel keletkezik, amely a 15 alacsonyszintű cursor regiszter beírását engedélyezi. A beírás a RAM WRITE bemeneten érkező vezérlés hatására történik. A beírandó adatok a 102 memória adatkimenet buszról a 2 meghajtó egységen keresztül érkeznek a 15 alacsonyszintű cursor regiszterhez. 3. Legyen most D = 0 E = 2, amiből adódhat, hogy B = 2. Dyen cím beérkezésekor a 16 magas szintű cursor regiszter kap beírást engedélyező jelet, mert a 25 ÉS kapu kimenete ilyen cím esetén lesz aktív állapotban. 4
