177048. lajstromszámú szabadalom • Rendszertechnikai elrendezés processzorral vezérelt számítógépes rendszer és egy ehhez tartozó perféria között input-output műveletek létesítésére
9 177048 10 4. Legyen most D = 0 E = 1, amiből adódhat, hogy B = 1. Ilyen cím beérkezésekor a 17 ellenőrző adatre- 5 giszter beírását engedélyező jel keletkezik a 26 ÉS kapu kimenetén. Az adatbuszon levő adatok a RAM WRITE bemeneten megjelenő következő ütemben fogják a 17 ellenőrző adatregisztert feltölteni. 10 A fenti példákból láthatjuk, hogy a megfelelő memória beírási utasítások segítségével mind a display 1 memóriájának tartalma, mind pedig a cursor regiszterek és a 17 ellenőrző adatregiszter tartalma átírható. A 17 ellenőrző adatregiszter segítségével 15 az 1 memória címtartományának elhelyezkedése megváltoztatható. A gyakorlatban megvalósított megoldásoknál a vezérlés által lefoglalt operatív memória címteijedelem a tényleges kijelzési szükségletnek megfele- 20 lően változtatható. A 24, 25, 26 ÉS kapuk által előállított cursor és vezérlés betöltését engedélyező jelek számára lefoglalt címteijedelem a teljes cím tizennégy bitjét átfogó dekódolásával három byte-ra csökkenthető, bár mikroprocesszoros rendsze- 25 reknél ez a szempont rendszerint nem fontos. A fentiekben elmondottakhoz teljesen hasonlóan belátható, hogy a vezérlés nem csupán a memória beírás, hanem valamennyi memória referenciás utasítás végrehajtására képes, tehát gyakorlatilag opera- 30 tív memóriaként is funkcionál. Végezetül bemutatunk egy kis programpéldát az F8 mikroprocesszorra, amely a SPACE karakterekkel tölti fel 1Kbyte-os display perifériájának képernyőjét és a cursor regisztereket a 0-ik pozícióba állítja. 35 Az elmondottakkal összhangban tegyük fel, hogy a display 1 memóriájának címteijedelme: A = 510, tehát A = 001012 40 Ebből következik, hogy a display 1 memóriájának legkisebb címe. B = 1024io, tehát B = 100 0000 00002 legnagyobb címe 45 B = 204710, tehát B = 111 1111 1111 A 15 alacsony szintű cursor regiszter címe: B = 310, tehát B = 000 0000 0011 A 16 magas szintű cursor regiszter címe 50 B = 210, tehát B = 000 0000 0010 A és B értékeit egyesítve és hexadecimálisán átírva; RAM kezdőcím: H’ 2 C 0 0’ 55 RAM végeim, ff 2 F F F’ CURSOR LOW cím: H’ 2 8 0 3’ CURSOR HIGH cím: H’ 2 8 0 2’ 2A DCI RAM KEZD 2 C 60 00 LOOP 20 LI SPACE 40 17 ST 11 LR H, DC 65 4B LR A, B 25 Cl 30 94 BNZ LOOP F8 2A DCI CORSLOW 28 02 70 LIS 17 ST 17 ST Szabadalmi igénypontok: 1. Rendszertechnikai elrendezés processzorral vezérelt számítógépes rendszer és egy ehhez tartozó periféria között input-output műveletek létesítésére, amelynél a számítógépes rendszernek központi processzora (100), ehhez tartozó ROM memóriából (110) és RAM memóriából (111) álló operatív memóriája, továbbá a processzorral (100) összekapcsolt klaviatúrája (105) van, és az operatív memóriák memória adatbemenet buszon (101), memória adatkimenet buszon (102) és címbuszon (103) keresztül vannak a processzorral (100) összekapcsolva, és a perifériának saját memóriával (1) ellátott periféria vezérlője van, azzal jellemezve, hogy a periféria saját memóriája (1) a rendszer aktív memóriájának részeként van kialakítva, amelyhez meghatározott címteijedelem van hozzárendelve, és a periféria vezérlőben ekvivalencia meghajtó egység (18) helyezkedik el, amelynek egyik bemeneti csoportja a memória (1) saját címtartományt kijelölő címterjedelem regiszterrel (20), másik bemeneti csoportja a címbusz (103) meghatározott, például legnagyobb helyértékű bitvonalaival van összekötve, és az ekvivalencia egység (19) kimenete kétállapotú elem (14) állapotmeghatározó bemenetével van összekötve, ennek kimenete multiplexer (8) állapotmeghatározó bemenetéhez csatlakozik, a multiplexer (8) egyik bemeneti csoportja a címbusszal (103), másik bemeneti csoportja pedig a periféria saját működését meghatározó vezérszámlánccal (12) van összekapcsolva és kimenete a memória (1) címbemeneteihez csatlakozik, a memória (1) adatbemenete a rendszer memória (102) adatkimenet buszával, adatkimenete pedig egyrészt a rendszer memória (1) adatbemenet buszával (101), valamint a periféria saját belső adatbuszával van összekötve, ahol a vezérszámlánc (12) ütembemenete a periféria órajeleit előállító nagyfrekvenciás oszcillátorral (13) van összekötve. 2. Az 1. igénypont szerinti rendszertechnikai elrendezés kiviteli alakja, azzal jellemezve, hogy a perifériának közvetlenül a processzor (100) által vezérelt egységei vannak, amelyek adatbemenetei a rendszer memória (102) adatkimenet buszával vannak összekötve, és engedélyező bemenetel kapuáramkörökön keresztül a címbusz (103) hozzájuk rendelt bitvonalaival és az ekvivalencia egység (19) kimenetével, továbbá a processzor (100) hozzáférést engedélyező bemenet (CPU SLOT) vonalával vannak összekötve. 5
