203416. lajstromszámú szabadalom • Eljárás és berendezés 16-bites mikroprocesszoros rendszer 8-bites modulokkal való összeköttetésére
7 HU 203416 B 8 tűk, meg tudja kapni a címszót (2 byte-ot). Az 5 8-bites modulok részéről, melyek funkcionálisan kompatibilis modulok, a kicserélést csak byte-onként hajtják végre, függetlenül a byte vagy szókicserélésre vonatkozó végrehajtandó utasítás követelményeitől. SZABADALMI IGÉNYPONTOK 1. Eljárás 16-bites mikroprocesszoros rendszer 8-bites modulokkal való összeköttetésére, melynek során megadjuk a szőcserélési műveleteknél a 16-bites mikroprocesszoros rendszer segítségével azokat a címeket és jeleket, melyek a 8-bites modulokkal való cserélést vezérlik, mellyel a 16-bites mikroprocesszoros rendszer állapotát rögzítjük, azzal jellemezve, hogy a 16-bites mikroprocesszoros rendszer (1) állapotának rögzítéséhez szükséges időt egyenlővé tesszük egy 8-bites modullal (5) történő byte-cserélési művelet végrehajtásához szükséges idővel, és egy byte-cserélési első művelet időtartamának végénél módosítjuk a címet, és egy szóolvasási műveletnél, melyet a 16-bites mikroprocesszoros rendszerrel (1) hajtunk végre, a 8-bites modulból (S) kiolvasott információt eltároljuk, ezt követően a második, byte-cserélési művelet kezdetére felkészülünk és a 16-bites mikroprocesszoros rendszer (1) első információs bemenetéit és kimeneteit a második kapukkal felváltjuk, és egy byte-cserélési második művelet kezdetére a 16-bites mikroprocesszoros rendszer (1) rögzített állapotát felszabadítjuk, és végrehajtjuk a 8-bites modullal (5) a byte-kicserélés második műveletét, és befejezzük a szócserélés teljes műveletének végrehajtását a 16-bites mikroprocesszoros rendszer (1) segítségével. 2. Berendezés 16-bites mikroprocesszoros rendszer 8-bites modulokkal való összeköttetésére, mely egy 16- bites mikroprocesszoros rendszert tartalmaz, amelynek első információs bemenetei és kimenetei egy első adatpuffer információs bemenetéinek és kimeneteinek egyik felével vannak összekötve, második információs bemenetéi és ldmenetei egy kétirányú második adatpuffer információs bemenetéinek és kimeneteinek egyik felével vannak összekötve, címkimenetei egy kétirányú címpuffer címbemeneteivel vannak összekötve, amelynek kimenetei a 8-bites modulok címbemeneteivel vannak összekötve, amelynek információs bemenetei és kimenetei egy kétirányú első adatpuffer információs bemenetéinek és kimeneteinek másik felével vannak összekötve és egy kétirányú átkapcsoló puffer információs bemenetéinek és kimeneteinek egyik felével, amelynek információs bemenetéinek és kimeneteinek másik fele a 16-bites mikroprocesszoros rendszer második információs bemenetéivel és kimeneteivel állnak összeköttetésben, azzal jellemezve, hogy a 16-bites mikroprocesszoros rendszer (1) első információs bemenetei a pufferregiszter (7) adatkimeneteivel vannak összekötve, amelynek információs bemenetei a kétirányú első adatpuffer (2) információs kimeneteinek egyik felével vannak összekötve, a 16-bites mikroprocesszoros rendszer (1) vezérlő kimenete egy vezérlő áramkör (8) bytekicserélési végciklus vezérlő bemenetével áll összeköttetésben, amelynek várakozó órajelbeadó kimenete a 16-bites mikroprocesszoros rendszer (1) vezérlő bemenetére van kötve, a vezérlő áramkör (8) adatpuffer vezérlő kimenetei a kétirányú első adatpuffer (2), a pufferregiszter (7), a kétirányú átkapcsoló puffer (6) és a kétirányú második adatpuffer (3) vezérlő bemenetéivel vannak összekötve, a vezérlő áramkör (8) módosításvezérlő kimenete a módosító áramkörre (9) van csatlakoztatva, amelynek címbemenete a 16-bites mikroprocesszoros rendszer (1) címkimeneteivel van összekötve, és címbemenete az egyirányú címpuffer (4) címbemeneteivel áll összeköttetésben, amelynek kimenetei a vezérlő áramkör (8) címbemenetével van összekötve, annak címpuffer vezérlő kimenete az egyirányú címpuffer (4) vezérlő bemenetével van összekötve, annak információs bemenete és kimenete a 8-bites modulok (5) vezérlő bemenetével és kimenetével állnak összeköttetésben. 3. A 2. igénypont szerinti berendezés, azzal jellemezve, hogy a vezérlő áramkör (8) egy byte-kicserélési kettős ciklusvezérlő áramkört (10) tartalmaz, amelynek vezérlő kimenetei egy várakozó órajelet előállító órajeláramkör (11), egy adatpuffer vezérlő áramkör (12) és egy címáramkör vezérlő egység (13) bemenetéivel állnak összeköttetésben, ahol a vezérlő áramkör (8) bytekicserélési kettős ciklusvezérlő bemenetét a byte-kicserélési kettős ciklusvezérlő áramkör (10) vezérlő bemenete, információs bemenetét és kimenetét a byte-kicserélési kettős ciklusvezérlő áramkör (10) bemenete/kimenete, várakozó órajel beadására szolgáló kimenetét a várakozó órajelet előállító órajel áramkör (11) kimenete, kimeneteit az adatpuffer vezérlő áramkör (12) kimenetei, címbemenetét az adatpuffer vezérlő áramkör (12) címbemenete, módosítás vezérlő kimenetét a címáramkör vezérlő egység (13) egyik kimenete, és címpuffer vezérlő kimenetét a cím áramkör vezérlő egység (13) másik kimenete képezik. t 5 10 15 20 25 30 35 40 45 5
