202690. lajstromszámú szabadalom • Áramköri elrendezés nagysebességű programozható időzítő előállítására
1 HU 202690 A 2 bemenetére (Dj) és a negyedik számláló (SZ4i negált órajel engedélyező bemenetére (CEP4), a negyedik számláló (SZ4) első, második, harmadik és negyedik összekötött adatkimenete (Q-to, Q41, Q«, Q43) a digitális komparátor (D) ötödik bemenetére (Dí), az első kapu (KI) egyik bemenete (Kn) vezérlő áramkör (V) negyedik bemenetére (V6) és a digitális komparátor (D) kimenetére (Di), másik bemeneie (K12) a vezérlő áramkör (V) első kimenetére (V2), a második kapu (K2) egyik bemenete (K22) a vezérlő áramkör (V) negyedik kimenetére (V5), az első órajelvezérlő kapu (01) ötödik bemenetére (Óié), a második órajelvezérlő kapu (02) második bemenetére (O23) és a harmadik órajelvezérlő kapu (03) harmadik bemenetére (O34), második bemenete (K23) a vezérlő áramkör (V) harmadik kimenetére (V4), az első órajelvezérlő kapu (01) második bemenetére (O13) a második órajelvezérlő kapu (02) harmadik bemenetére (O24), a harmadik órajelvezérlő kapu (03) második bemenetére (O33) és harmadik kapu (K3) másik bemenetére (K32), a harmadik kapu (K3) egyik bemenete (K31) a vezérlő áramkör (V) ötödök kimenetére (V7) van kötve, kimenete (K33) egyben az áramköri elrendezés kimenetét (foirr) képezi, a vezérlő áramkör (V) második kimenete (V3) az első, második, harmadik órajelvezérlő kapu (01, 02, 03) összekötött első bemenetére (On, O21, 03i) csatlakozik, első bemenete (Vi pedig egyben az áramköri elrendezés bemenetét (fin) képezi. 2. Az 1. igénypont szerinti áramköri elrendezés, azzal jellemezve, hogy a vezérlő áramkörnek (V) első D flip-flopja (FI) van, amelynek adatkimenete (Fn) második D flip-flop (F2) törlőbemenetére (F2i), a harmadik D flip-flop (F3) adatbemenetére (F31) van kötve, amely egyben a vezérlő áramkör (V) negyedik kimenetét (Vj) képezi, adatbemenete (F12) a második D flip-flop (F2) adatkimenetére (F23) csatlakozik, amely egyben a vezérlő áramkör (V) első kimenetét (V2) képezi, a második D flip-flop (F2) negált adatkimenete (F22) második késleltető elem (T2) egyik végére, közös órajelbemenete (F25) első késleltető elem (TI) egyik végére van kötve, adatbemenete (F24) egyben a vezérlő áramkör (V) második bemenetét (V6), a második késleltető elem (T2) másik vége egyben a vezérlő áramkör (V) második kimenetét (V3) képezi, az első késleltető elem (TI) másik vége INVERTER/BUFFER kapu (I/B) negált kimenetére (I/B2) csatlakozik, az INVERTER/BUFFER kapu (I/B) kimenete (1/B3) egyben a vezérlő áramkör (V) harmadik kimenetét (V4), bemenete (I/Bi) a vezérlő áramkör (V) első bemenetét (Vt), a harmadik D flip-flop (F3) negált adatkimenete (F32) pedig egyben a vezérlő áramkör (V) ötödik kimenetét (V7) képezi. 5 10 15 20 25 7
