202661. lajstromszámú szabadalom • Kapcsolási elrendezés tirisztor modellezésére
1 HU 202 661 B 2 A találmány tárgya kapcsolási elrendezés tirisztor modellezésére. A nagyteljesítményű tirisztoros berendezések igen nagyértékű alkatrészekből épülnek fel, ezért tervezésükkor különösen fontos a pontos méretezés. A számításokat azonban a tirisztorok nemlineáris tulajdonsága megnehezíti. A méretezésnél ezért célszerű modelleket alkalmazni. Modell alatt a továbbiakban olyan berendezést ill. kapcsolási elrendezést értünk, amely a vizsgálandó hálózat vagy berendezés elemeihez hasonló tulajdonságú elemeket tartalmaz. Ezeket a modellelemeket megfelelő módon összekötve a vizsgálandó berendezéshez hasonló működésű elrendezést kapunk. Az egyes modellelemeket célszerű kisfeszültségű, kisteljesítményű áramkörökkel megvalósítani annak érdekében, hogy a vizsgálatot minél kisebb költségráfordítással lehessen elvégezni. A modellekben a nagyteljesítményű tirisztorokat hozzájuk hasonló tulajdonságokkal rendelkező tirisztormodell-elemekkel kell helyettesíteni. Ilyen célra a nagyteljesítményű tirisztorok helyett legegyszerűbben kisteljesítményű tirisztorokat alkalmaznak. A modellekben a megépítendő nagyteljesítményű berendezésekhez képest lényegesen alacsonyabb, célszerűen 10 V alatti feszültséget használnak. A tirisztorokon vezető állapotban fellépő feszültség értéke 1-2 V körül van, ami a modellezés pontosságát erősen korlátozza. A zavaró hatás kiküszöbölésére külön kompenzálóáramköröket kell alkalmazni. Ilyen megoldást ismertet a „Siemens Energie und Automation” c. folyóirat 1985. évi 3. száma, a 245-250. oldalakon. A megoldás hátránya - külön kompenzáló áramkörök szükségességén túlmenően -, hogy a tirisztor gyújtásával kapcsolatos problémákat nem küszöböli ki, továbbá a tirisztormodcll kioltása a lartóáram alatt megy végbe, ami ugyancsak modellezési pontatlansághoz vezet. A modellezés pontosságát rontja egyes kapcsolóelemeknek, pl. tranzisztoroknak, tirisztoroknak az a tulajdonsága, hogy bekapcsolt állapotban akkor is megjelenik rajtuk feszültség, ha az átfolyó áram igen kicsi. Ez a feszültség, amelyet maradékfeszültségnek nevezünk, nagy jósági tényezőjű áramkörökben jelentős egyenáramú hibaáramot okoz. A találmánnyal célunk tirisztor modellezése céljából olyan vezérelt kapcsolóelem kialakítása, amely maradékfeszültséget nem tartalmaz, és gyújtóimpulzus hatására akkor kerül vezető állapotba, amikor a rákapcsolt feszültség polaritása megfelelő, és mindaddig vezető állapotban marad, ameddig a rajta átfolyó áram pillanatértéke nulla nem lesz. A vezérelt kapcsolóelemnek tehát pontosan a tirisztor tulajdonságai szerint kell viselkednie. A kitűzött feladatot a találmány szerint azáltal oldottuk meg, hogy a vezérelt kapcsolóelemet két MOSFET tranzisztorból alakítottuk ki, amelyek source pontjait, illetve gate pontjait összekötöttük, és a kapcsolóelem vezérlésére olyan vezérlőáramkört hoztunk létre, amelynek differenciálkomparátora van, amelynek kimenete egyrészt kétbemenetű ÉS-kapu egyik bemenetére, másrészt differenciáló tag bemenetére van kötve, a differenciáló tag kimenete flip-flop bemenetére, annak kimenete pedig ÉS-kapu másik bemenetére csatlakozik, ahol a vezérelt kapcsolóelem egyik MOSFET tranzisztorának drain pontja a vezérlőáramkör diffcrenciálkomparátorának egyik bemenetére, a másik MOSFET tranzisztor drain pontja a differenciálkomparátor másik bemenetére csatlakozik, az összekötött gate pontokra pedig az ÉS-kapu kimeneté csatlakozik. A találmány szerinti kapcsolási elrendezésben az első MOSFET tranzisztor drain pontja a tirisztormodcll anódja, a második MOSFET tranzisztor drain pontja a tirisztormodell katódja, a flip-flop vezérlőbemenete pedig a tirisztormodell gate pontja. A találmányt a továbbiakban a rajz alapján ismertetjük. A rajzon:- Az 1. ábrán a találmány szerinti kapcsolási elrendezés példakénti kiviteli alakjának blokkvázlatát tüntettük fel. Amint a rajzból kitűnik, a vezérelt kapcsolóelem 1 és 2 MOSFET tranzisztorokból van kialakítva, amelyek 1G és 2G gate pontjai, valamint IS és 2S source pontjai össze vannak kötve. A MOSFET tranzisztor kapcsolóként csak a drain-től a source felé folyó áramot kapcsolják, az ellenkező áramirányt a beépített dióda vezeti. A vezérlőáramkör 3 differenciálkomparátorból, 4 differenciáló tagból, 5 flip-flopból, előnyösen RS flip-flopból és 6 ÉS-kapuból épül fel. A 3 differenciálkomparátor egyik bemenetére az 1 MOSFET tranzisztor ID drain pontja, másik bemenetére a 2 MOSFET tranzisztor 2D drain pontja csatlakozik. A 3 differenciálkomparátor kimenete egyrészt a 4 differenciáló tag bemenetére, másrészt a 6 ÉS-kapu egyik bemenetére van kötve. A 4 differenciáló tag kimenete az 5 flip-flop 5R bemenetére csatlakozik. Az 5 flip-flop 5Q kimenete a 6 ÉS-kapu másik bemenetére van kötve. A 6 ÉS-kapu kimenete az 1 és 2 MOSFET tranzisztor összekötött 1G és 2G pontjaira csatlakozik. A tirisztormodellt megvalósító találmány szerinti kapcsolási elrendezés a következőképpen működik: A tirisztormodcll A anódja az 1 MOSFET tranzisztor ID drain pontja, K katódja a 2 MOSFET tranzisztor 2D drain pontja, G gate pontja pedig az 5 flip-flop 5S vezérlőbemenete. Kiindulási állapotban a tirisztormodell anódfeszültsége (az A andó és a K katód közötti fcszültségkülönbség) pozitív. A 3 differenciálkomparátor kimenete ekkor H logikai szinten van. Ha a tirisztormodell G gate pontjára ebben az állapotban gyújtóimpulzus érkezik, az 5 flip-flop 5Q kimenete ugyancsak logikai H szintre billen. A 6 ÉS-kapu mindkét bemenetére H logikai szint kerül, így kimenetén is H logikai szint jelenik meg, amely az 1 és 2 MOSFET tranzisztorok összekötött 1G és 2G gate pontjaira kerül. Az 1 és 2 MOSFET tranzisztorok ennek hatására vezető állapotba kerülnek. Tekintettel arra, hogy a MOSFET tranzisztorok vezető állapotukban kis ohmos ellenállással rendelkeznek, az A anódtól a K katód irányába folyó áram hatására az A anód feszültsége a K katód feszültségéhez képest továbbra is pozitív marad, így a 3 differenciálkomparátor kimenete megtartja H logikai szintjét, tehát a tirisztoronodcll bekapcsolt állapota a G gate pontra adott gyújtóimpulzus megszűnése után is fennmarad. Amikor a tirisztormodellen (az A anód és a K katód között) folyó áram megszűnik, illetve iránya megváltozik, a 3 differenciálkomparátor kimenete L logikai szintet vesz fel, ás a 4 differenciáló tagon keresztül impulzust ad az 5 flip-flop 5R bemenetére, amelynek hatására az 5Q kimenet ugyancsak L logikai szintre billen. A 6 ÉS-kapu kimenete tehát L logikai szintre vált át, amely az 1G és 2G gate pontokon keresztül az 1 és 2 MOSFET 5 10 15 20 25 30 35 40 45 50 55 60 65 2
