201617. lajstromszámú szabadalom • Eljárás és elrendezés többprocesszoros digitális hálózatok, előnyösen számítógépek osztott szinkronizációs memória kialakítására
7 HU 201617 B 8 vezetékkötegre adja). A 16n n-edik vezérlő egység a gn n-edik kiválasztó vezetéken lévő engedélyező jel hatására az E vezérlő vezetékpáron érkező vezérlő jeleket tárolja, oszthatatlan memória ciklus esetén a vezérlő jelekkel egyidöben az oszthatatlan memóriaciklust kérő processzor H azonosító vezeték csoporton érkező azonosítóját is letárolja és foglaltság esetén a tárolt processzor azonosítót és a H azonosító vezeték csoporton érkező azonosítót összehasonlítja és amennyiben a kettő megegyezik a hn n-edik vezérlő vezetéken keresztül vezérlőjelet ad a 17n n-edik memória mátrix blokknak. A 17n n-edik memória mátrix blokk amennyiben a gn n-edik kiválasztó vezetéken át engedélyező jelet kap és ezzel egyidejűleg a hn n-edik vezérlő vezetéken keresztül vezérlőjelet is, akkor a G blokkot címző vezeték csoporton lévő címmel megcímzett memória helyre a b üzemmód vezetéken érkező jel hatására írja vagy olvassa az adatot (írásnál a D adat vezetékkötegen lévő adatot írja be, olvasásnál pedig a kiolvasott adatot a D adat vezetékkötegre adja). A találmány szerinti elrendezés további példakénti kiviteli alakját ugyancsak a 3. ábra alapján ismertetjük, mely a mér ismertetettől abban tér el, hogy a 15 kiválasztó egység dekódoló áramkör, előnyösen SN 74S138 az elrendezés ezen kiviteli alakjának a működése megegyezik a már ismertetettével. A találmány szerinti 16 vezérlő egység egy példakénti kiviteli alakját a 4. ábra alapján ismertetjük részletesebben. A 16 vezérlő egység 21 vezérlő áramkörének bemenetel m foglaltság vezetéken keresztül 18 foglaltság tároló kimenetére, j azonosító vezetéken át 20 azonosító áramkör kimenetére, valamint a g kiválasztó vezetékre, kimenetei pedig k beíró vezetéken keresztül a 18 foglaltság tároló és 19 azonosító tároló bemenetére valamint a h vezérlő vezetékre vannak kötve. A 18 foglaltság tároló további bemenetéi az E vezérlő vezetékpárra vannak csatlakoztatva. A 19 azonosító tároló további bemenetei a H azonosító vezeték csoporton keresztül a 20 azonosító áramkör bemenetelre, kimenetei pedig a 20 azonosító áramkör további bemenetelre vannak kötve. A 18 foglaltság tároló a k beíró vezetéken érkező beíró jel hatására beírja az E vezérlő vezetékpáron lévő vezérlő jeleket, nevezetesen az oszthatatlan memória ciklus kezdetét, illetve végét jelző jeleket, és mindaddig jelet ad az m foglaltság vezetékre, amig az oszthatatlan memória ciklus kezdetét jelző jel után az oszthatatlan memória ciklus végét jelző jelet be nem irta. A 19 azonosító tároló a k beíró vezetéken érkező beíró jel hatására a H azonosító vezeték csoporton lévő processzor azonosítót letárolja és a mindenkori tárolt processzor azonosító értékét a K belső vezeték csoportra adja. A 20 azonosító áramkör a H azonosító vezeték csoporton és a K belső vezeték csoporton lévő proceszszor azonosítókat összehasonlítja és egyezés esetén jelet ad a j azonosító vezetéken keresztül a 21 vezérlő áramkörnek. A találmány szerinti 16 vezérlő egység további példakénti kiviteli alakjait szintén a 4. ábra alapján ismertetjük, mely a már ismertetettől abban tér el, hogy a 18 foglaltság tároló dinamikus J-K tároló, előnyösen SN 7473, a 18 foglaltság tároló master-slave tároló, előnyösen SN 7472, a 19 azonosító tároló statikus tároló, előnyösen SN 7495, a 20 azonosító áramkör magnitúdó komparátor, előnyösen SN 7485, a 16 vezérlő egység ezen kiviteli alakjának a működése megegyezik a már ismertetettével. A találmány szerinti 21 vezérlő áramkör egy példakénti kiviteli alakját az 5. ábra alapján ismertetjük részletesebben. A 21 vezérlő áramkör 22 első kapuáramkörének bemenetei a k beíró vezetéken át 23 második kapuáramkör kimenetére, f első belső vezetéken keresztül pedig 24 harmadik kapuáramkör kimenetére, kimenete pedig a h vezérlő vezetékre van kötve. A 24 harmadik kapuáramkör bemenetei a g kiválasztó vezetéken át a 23 második kapuáramkör bemenetére. Az m foglaltság vezetéken keresztül 25 jelforditó áramkör bemenetére, valamint a j azonosító vezetékre van csatlakoztatva. A 25 jelfordító áramkör kimenete n második belső vezetéken keresztül a 23 második kapuáramkör további bemenetére van kötve. A 22 első kapuáramkör amennyiben a k beíró vezetéken vagy az f első belső vezetéken jelet kap jelet ad a h vezérlő vezetékre. A 23 második kapuáramkör amikor a g kiválasztó vezetéken és az n második belső vezetéken egyidejűleg jelet kap, jelet ad a k beíró vezetékre. A 24 harmadik kapuáramkör amennyiben a g kiválasztó vezetéken, az m foglaltság vezetéken és a j azonosító vezetéken egyidejűleg jelet kap, jelet ad az f elBŐ belső vezetékre. A 25 jelforditó áramkör amikor az m foglaltság vezetéken jelet kap, nem ad jelet az n második belső vezetékre, ha az m foglaltság vezetéken nem kap jelet akkor viszont jelet ad az n második belső vezetékre. A találmány szerinti 21 vezérlő áramkör további példakénti kiviteli alakjait ugyancsak az 5. ábra alapján ismertetjük, mely a már ismertetettől abban tér el, hogy a 22 első kapuáramkör két bemenetű VAGY kapu, előnyösen SN 7432, a 23 második kapuáramkör két bemenetű ÉS kapu, előnyösen SN 7408, a 24 harmadik kapuáramkör három bemenetű ÉS kapu, előnyösen SN 7411, a 25 jelforditó áramkör inverter, előnyösen SN 7404, a 21 vezérlő áramkör ezen kiviteli alakjának a működése megegyezik a már ismertetettével. A találmány szerinti eljárás és elrendezés alkalmazása esetén a több processzoros rendszerek hatékonysága jelentősen megnő, 5 10 15 20 25 30 35 40 45 50 55 60 65 6
