201617. lajstromszámú szabadalom • Eljárás és elrendezés többprocesszoros digitális hálózatok, előnyösen számítógépek osztott szinkronizációs memória kialakítására
keresztül i-edig vezérlő egység (16i) és i-edik memória mátrix blokk (17i) bemenetére, n-edik kiválasztó vezetéken (gn) keresztül n-edik vezérlő egység (16n) és n-edik memória mátrix blokk (17n) bemenetére van kötve, Az első memória mátrix blokk (17a) további bemenetei részben első vezérlő vezetéken (hl) keresztül az első vezérlő egység (16a) kimenetére részben pedig a tömböt cimzó vezetékköteg (C) részét képező blokkot cimzó vezeték csoportra (G) vannak csatlakoztatva. Az i-edik memória mátrix blokk (17i) további bemenetei részben i-edik vezérlő vezetéken (hi) keresztül az i-edik vezérlő egység (16i) kimenetére részben pedig a blokkot cimzó vezeték csoportra (G) vannak kötve. Az n-edik memória mátrix blokk (17n) további bemenetei részben n-edik vezérlő vezetéken (hn) keresztül a n-edik vezérlő egység (16n) kimenetére részben pedig a blokkot cimzó vezeték csoportra (G) vannak csatlakoztatva. (3. ábra) T> • cltra
