199640. lajstromszámú szabadalom • Jelfelismerő rendszer

HU 199640 B kaput, továbbá az 115 és 116 invertereket, amelyek a 8. ábrán vázolt módon kapcsolód­nak, és ezen HTC vezérlő áramkör működé­se során a NAND4 NEM ÉS kapu, a NOR5 NEM VAGY kapu és az 115 inverter kimene­tein rendre a következő jelek jelennek meg: NAND4=HT0+HT1 NOR5^HT0.HT1 +HTF.HT1 115=HT0-j-HTl Ezeket a jeleket a ROMC02, ROMC03, és ROMC05 rekeszek 3 csatlakozásaira ve­zetjük, és a ROMC00 és a ROMC01 rekeszek 3 termináljait a logikai 0 szinthez, a ROMC04 és a ROMC06 rekeszek kimeneteit pedig a lo­gikai 1-es szinthez kapcsoljuk. A ROM memória kimeneti S70...S76 kap­csolói és a RAM/ROM memóriák kimeneti 560.. .566 kapcsolói rendre a ROMC0/7É.. ..ROMQÖ6/76 rekeszek oszlopaival vannak társítva. Az S70...S76 kapcsolók közösítetten 1 és 2 bemenetei az S30...S36 kapcsolók 2 és 1 bemenetéihez csatlakoznak, és a ROMC00/ /07...ROMC06/76 rekeszek oszlopainak közös 4 kimenetei az egymással láncba kapcsolt 570.. .577, S60...S67 és S85 kapcsolókon ke­resztül a HA félösszeadó A1 összegző beme­netéhez csatlakoznak. A vázolt rendszer részletes működése a kö­vetkező: A fenti ismertetésből és a 9. ábrából kö­vetkezik, hogy a kiválasztási SIN0...SIN7 be­meneti időintervallumok mindegyike 8 kivá­lasztási SB0...SB7 bitjelet, azaz bitperiódust tartalmaz, továbbá ezen SB0/7 bitjelek min­degyike az R olvasási jel impulzusa kezdeti élének bekövetkezése előtt indul és az R olva­sási jel impulzusát közvetlenül követő W Írási jel impulzusa hátsó éle bekövetkezése előtt végződik. Miután a 8 bemeneti jel feldolgozása ugyan­olyan módon történik, csak a 2 ms ismétlő­dési idejű és a SIN0 bemeneti jeleknek meg­felelő időintervallumok során az IN0 bemenet­hez vezetett és ugyanígy jelölt bemeneti IN0 jel feldolgozását vizsgáljuk. Az IN0 jellel társított és a ROMC06...ROMC00 rekeszek­ben tárolt bináris lebontási értékről feltéte­lezzük, hogy 1111100 és az IN0 jellel társí­tott és a RAMC07...RAMC00 rekeszben tárolt bináris értékről feltételezzük, hogy tetszőleges szám lehet. Az előbb hivatkozott bináris le­bontási értéknek a decimális értéke 124 és ez 8 ms-os lebontási időnek felel meg. Először feltételezzük, hogy a RAMC07 re­keszben tárolt túlcsordulási bit értéke 0, és így a RAM07/77 rekeszek közösített 4 kime­netein megjelenő P kimeneti jel az IN0 jel feldolgozásához tartozó minden időinterval­lum során 0 állapotban van. Ennek következ­tében a NOR3 NEM VAGY kapu (2. ábra) Q.P kimeneti jele a Q jellel egyenlő, és attól függően, hogy a Q jel értéke 1, illetve 0, a 530.. .536 kimeneti kapcsolók vagy pedig a kimeneti S70...S76 kapcsolók vannak zárt ál­lapotban. 11 8 A 10. ábrán ezt és csakis ezt a bemeneti 1N0 jelet vizsgáljuk azokban az időinterval­lumokban, amelyeket a SIN0(0), SIN1(0), SIN0(1), SIN1(1), S1N1 (2), SIN1 (3), SIN0 (4), SIN 1(4) és SIN0(5) jelekkel azonosí­tunk, ezen jelek egymással szomszédosak, jól­lehet a SIN0 valamint a SIN1 jelek ismét­lődési periódusideje 2 ms. A 10. ábrán a be­jelölt „x” jelölés a „nincs jelentősége” fo­galmat helyettesíti. SIN0(0) tehát egy első SIN0 jel esetében SB0...SB6: az IN01 jelnek a pillanatnyi és korábbi állapotait az EOG kizáró VAGY kapu segítségével összehasonlítjuk és feltételez­zük, hogy ezek az állapotok egyenlőek, és ezért az EOG ki­záró VAGY kapu kimeneti jele 0 értékű; SB7: ennek a periódusnak a végén, amikor a B impulzus jelalak je­le 1-es értéket vesz fel, az EOG kizáró VAGY kapu 0 értékű ki­meneti jelét beírjuk az MSFF flip-flopba és így annak a 2’ vagy Q kimenete 1-es értékűvé válik, vagy korábbi 1-es értékét megtartja. Ennek következtében az S30...S36 és az S70. S76 kap­csolók csuknak, illetve zárnak; S1N1(0) tehát egy első SINÍ jel SB0: — amikor az R olvasási jelimpulzus a 9. áb­rán vázolt röviddel az SB0 bitjeihez tar­tozó időszak kezdetét követően 1-es érté­kűvé válik, az aiábbi események következ­nek be: — a RAMC00 rekeszben tárolt (és a'SíNl jellel kiválasztott) bitet felolvassuk eb­ből a rekeszből, majd ismét betároljuk, és ehhez az SB0 bitjei állapotával ki­választott regenerációs S40 kapcsolói használjuk. A felújított tárolásra szükség van, mi­vel az az időszak, amely rendelkezés­re áll a RAM memória adott rekeszé­ben való adat tárolására körülbelül meg egyezik a rekesz 2 ms-os letapogatási periódusával; — a ROMC00 rekeszben táron (S1N1 jel­lel kiválasztott) 0-ás bitértéket a HA félösszeadó Ál összegző csatlakozására vezetjük az alábbi útvonalon keresztül: a NOR3 NEM VAGY kapu által kivá­lasztott S70 kapcsolón keresztül, az SB0 bitjellel kiválasztott RAM/ROM memóri­ák kimeneti S60 kapcsolóján, továbbá az R=1 állapot révén zárt S85 kapcsolón keresztül; — a C+Q.SB0 bitet az A2 összegző csat­lakozásához az OR1 VAGY kapun ke­resztül vezetjük; a NÁNDI NEM ÉS ka­pu, továbbá az S83 kapcsoló 0-val azo­nos értékű, mert a korábbi C—0, Q=0 és SB0=1 állapotok igazak (amint az ké­sőbb világossá fog válni), annak követ-12 5 10 15 20 25 30 35 40 45 50 55 60 65

Next

/
Oldalképek
Tartalom