198348. lajstromszámú szabadalom • Grafikus képmegjelenítő és tároló berendezés
1 2 198.348 háttérrel és betűtónussal így egyszerűen az M memóriába Vihetjük. Az SKR színkód regiszter alkalmazásával a feliratok színe és háttere egyszerűen változtatható. A találmány szerinti elrendezés egyszerű felépítése mellett számos képrajzolási funkció megvalósítását teszi lehetővé, a rajzolás időszükséglete legfeljebb a képfrissítéssel azonos, így valós Idejű képmegjelenítésre is lehetőséget teremt. Szabadalmi igénypontok 1. Grafikus képmerielenftő és tároló berendezés, amelynek raszteres rendszerű képmegjelenftő egysége, a megjelenítendő kép egyes képpontjaihoz rendelt információt tároló memóriája (M), a memóriából (M) a képet rajzoló elektronsugárral szinkron kiolvasó és a képmegjelenítő egységhez tartozó dlgitál-analóg átalakító (DAC) bemenetéhez továbbító grafikus display vezérlője (GDC) van, tartalmaz továbbá a képi információt a frissítési ciklusoktól időben elkülönülő rajzolási ciklusokban a memóriába beíró vagy az ott tárolt adatokat módosító pixelt processzort (PP), azzal jellemezve, hogy a memória (M) több párhuzamosan címzett memória elemből van felépítve, a memóriaelemek egymás melletti pixelekhez rendelt információt tároló adott számú oszlopnak és az egyes pixelekhez tartozó információ egy-egy bitjét tároló soroknak megfelelő mátrix alakzatban vannak elrendezve, a párhuzamosan címzett memóriaelemek címvonalai címregiszter (AREG) kimeneteihez kapcsolódnak, ennek bemenetel első címuultiplexer (AMUX1) kimenteivel vannak összekötve, az első címmultiplexer (AMUX1) első bemeneti csoportja a pixel processzor (PP) címkijelölő kimenetéhez, második bemeneti csoportja a grafikus display vezérlő (GDC) címkjjelölő kimenetéhez csatlakozik, és az első címmultiplexer (AMUX1) vezérlő bemenete a pixel processzornak (PP) az egymást alternálva követő frissítési és rajzolási ciklusokat meghatározó jellel (FR/RA) társított kimenetéhez kapcsolódik, a mátrix egyes oszlopaihoz tartozó memóriaelemek írásbemenete (W) egymással össze van kötve és a pixel processzor (PP) által beállított és a rajzolási ciklusokban engedélyezett írásdekóder (WDEC) egy-egy kimenetével vannak összekötve, és a berendezés tartalmaz a mátrix elrendezés egyes soraihoz tartozó memóriaelemekbe a beírást megengedő vagy tiltó maszkoló egységet. 5 2. Az 1. igénypont szerinti berendezés, azzal jellemezve , hogy a memóriaelemek frásbemenete (W) oszloponként! csoportosításban írásbuszhoz (WBUS) csatlakozik, az írásbuszhoz (WBUS) kapcsolódik az írásdekóder (WDEC), továbbá egy a pixel processzorhoz (00) kapcsolódó csoportos üzemmód 10 regiszter (GMR), a csoportos üzemmód regiszter (GMR) engedélyező bemenete (EN) a pixel proceszszomak (PP) csoportos üzemmód engedélyező jelet (GME) előállító Idmenetéhez csatlakozik, az írasdekóder (WDEC) engedélyező bemenete (EN) a pixel 1 _ processzornak (PP) pontrajzolási üzemmód engedé-10 íyező Jelet (DME) előállító kimenetéhez csatlakozik. 3. Az 1. vagy 2. igénypont szerinti berendezés, azzal jellemezve, hogy a memóriaelemek adatkimenetei bitsíkonként egy-egy léptetőregiszter (SRI) párhuzamos bemenetéihez kapcsolódnak, ezek 20 soros kimenetel pedig színtáblázat memórián (VLUP) keresztül csatlakoznak a dlgitál-analóg átalakítóhoz (DAC) és a léptetőregiszterek (SRI) léptető bemenetel a grafikus display vezérlő (GDC) üzemkimenetével vannak összekapcsolva. 4. Az 1-3. igénypontok bármelyike szerinti be-25 rendezés, azzal jellemezve, hogy a memóriaelemeket dinamikus véletlen hozzáférésű memóriák képezik, amelyek oszlopütemvezérlő bemenetel soronként össze vannak kötve és az ezeknek megfelelő vonalak (CAS0...CAS3) a maszkoló egységet képező bitsík regiszter (BSR) párhuzamos kimenetelhez csat-30 lakoznak. 5. A 4. igénypont szerinti berendezés, azzal jellemezve, hogy a bitsík regiszter (BSR) kimenetel kapuáramkörökön keresztül csatlakoznak a vonalakhoz (CAS0...CAS3), és a kapuáramkörök további bemenete közösítetten a grafikus display vezérlőnek °° (GDC) az oszlopütemvezérlő jelet (GDC CAS) előállító kimenetéhez kapcsolódik. 6. Az 1 -5. igénypontok bármelyike szerinti berendezés, azzal jellemezve, hogy a mátrix egyes soraiban lévő memóriaelemek adatbemenetei egymás-40 sál össze vannak kötve és az ezeknek megfelelő adatvonalak (D0...D3) a pixel processzorhoz (PP) kapcsolt színkód regiszter (SKR) egy-egy kimenetével vannak összekötve. 3 db rajz Kiadja: Országos Találmányi Hivatal Felelős kiadó; Himer Zoltán o.v. KÓDEX 6
