198348. lajstromszámú szabadalom • Grafikus képmegjelenítő és tároló berendezés
1 2 kasz. Ezen két szakasz felváltva követi egymást, és az FR frissítési szakaszokban az M memória címzése szigorúan követi a képet rajzoló elektronsugár mozgását. Az FR rajzolási szakaszokban az M memóriát a rajzolási feladatnak megfelelően szabadon lehet címezni. Az S. ábrán az M memóriának a találmány szerinti belső szervezését szemléltettük. A teljes memória tizenhat oszlopban és négy sorban mátrix alakzatban elrendezett, összesen hatvannégy egyedi memóriából áll, amelyek legalább tizenhat címvonallal rendelkeznek és minden címen egy-egy bitet tudnak tárolni. Az összes egyedi memória címvonala párhuzamosan kapcsolódik. A memóriák között a választást tehát nem a memóriák címzésén keresztül közvetlenül, hanem a pixelekhez tartozó vízszintes H címek legalacsonyabb helyiértékű négy bitjének a felhasználásával a továbbiakban részletesen ismertetett módon oldjuk meg. A memóriamátrix egyes oszlopai a képernyőn egy sorban egymás mellett lévő pixelekhez vannak hozzárendelve, az egyes sorok pedig ezen pixelek egy-egy bitsíkjához tartozó információt tárolják. A memóriamátrix minden címzésekor tehát tizenhat szomszédos pixelhez tudunk hozzáférni. Ha az M memóriát tizenhat bites címzésű dinamikus véletlen hozzáférésű memóriákkal valósítjuk meg, amelyek címzése két ütemben történik, akkor ismert módon minden címzéshez először egy RAS jelet (row address strobe) kell generálni, majd egy CAS jelet (column address strobe) kell előállítani és a második nyolc címbitet a címbe menetekre küldeni. Ebben az esetben a kétszer nyolc bitnek megfelelő címen lévő adat megjelenik az elem O, adatkimenetén. Ha a CAS Jellel egyidejűleg vezéreljük az elem W írásbemenetét is, akkor a D adatbemeneten lévő állapot az elem W írásbemenetét is, akkor a D adatbemeneten lévő állapot az adott címre beíródik. Ennek a működési módnak megfelelően az M memória közösen címzett elemeinek tényleges címzése a 6. ábrán vázolt elrendezzés szerint történik. Az elrendezés tartalmaz AMUX1 első címmultiplexert, amelynek kétszer 16 bemenete és 16 kimenete van. Az első bemeneti csoport PP pixel processzorhoz csatlakozik, amely rajzolás során ellátja a vezérlési funkciókat és ezen belül elvégzi az M memória címzését is. A másik bemeneti csoport a GDC grafikus display vezérlővel van összekötve és frissítéskor innen származnak az elektronsugárral szinkron címek. Az AMUX1 első címmultiplexert a 4. ábrán vázolt FR/AT üzemmódvezérlő jel minden nyolcadik órajel bekövetkezésekor vezérli és a kiválasztott cím AREG címregiszterbe íródik, ennek 16 kimeneti vonala két nyolcas-csoportban nyolcbites hosszúságú AMUX2 második címmultlplexerre kapcsolódik, ez utóbbit pedig a RAS/CAS jel állítja. Az M memória mindenkori nyolc címbitet az AMUX2 második címmultiplexer kimenetéről kapja. A 6. ábrán bejelöltük az M memória egyes be- és kimeneti csatlakozásait is. Most a 7. ábrára hivatkozunk, amelyen a 64 egyedi memóriaelemből mátrix elrendezésben előállított M memóriába való beírás lehetőségét szemléltetjük. Az egyes memóriaelemek csatlakozásai közűi csak a beírás vezérléséhez szükségeseket jelöltük, azaz a D adatbemenet, a CAS jel bementét és a W írásbemenetet. A példaként! esetben a bemenetek engedélyezése 0 jeíszintre történik. A memóriamátrix egyes oszlopaihoz tartozó memóriaelemek W írásbemenetci rendre össze vannak kötve és WO, W1....W15 írásbemeneti vonalon keresztül 16 kimenettel rendelkező WDEC írásdekóder egy-egy kimenetéhez csatlakoznak. Az egy-egy sorba, tehát bitsíkba eső memóriaelemek CAS jel bemenetel egymással rendre össze vannak kötve és CASO, CAS1, CAS2 és CAS3 vonalakon keresztül egy-egy ORO, OR1, OR2 és OR3 VAGY kapu kimenetéhez kapcsolódnak. Az ORO...OR3 VAGY kapuk egyik bemenete rendre BSR bitsík regiszter egy-egy kimenetéhez csatlakozik, másik bemenetel pedig egymással összekötve a PP pixel processzor által a rajzolási időszakokban előállított PP CAS jelvonalhoz csatlakoznak. A memóriaelemek D adatbemenetei soronként egymással össze vannak kötve és DO, Dl, D2 és D3 adatvonalhoz kapcsolódnak. A WDEC írásdekóder EN engedélyező bemenetét egy VAGY kapun keresztül az FRfRA üzemmódvezérlő jel vezérli. A VAGY kapu másik bementét a PP pixel processzor által előállított PPW jel vezérli, amely csak akkor vesz fel alacsony értéket, amikor a PP pixel processzor rajzolási műveletet engedélyez. A WDEC írásdekóder engedélyezését az EN engedélyező bemenet EN=D állapota teszi lehetővé, ez pedig csak a rajzolási periódusokban és rajzolási művelet engedélyezésekor válik működésképessé. A WDEC írásdekóder négy címbemenete a PP pixel processzor által előállított PPW jel vezérli, amely csak akkor vesz fel alacsony értéket, amikor a PP pixel processzor rajzolási műveletet engedélyez. A WDEC írásdekóder engedélyezését az EN engedélyező bemenet EN=0 állapota teszi lehetővé, ez pedig csak a rajzolási periódusokban és rajzolási művelet engedélyezésekor válik működőképessé. A WDEC írásdekóder négy címbemenete a PP pixel processzor által kiválasztott cím legalacsonyabb helyiértékű négy AD0-AD3 címbitjét fogadja. A kívánt pixelnek megfelelő memóriaelembe való beírás (rajzolás) a 7. ábra szerinti elrendezésnél az alábbiak szerint történik. Az adott rajzolási periódusban a PP pixel processzor kiadja mind a 64 memória elem részére a RAS és a CAS jeleket, valamint az elemek számára azonos memóriacímet. A RAS jeleket az összes memóriaelem egyidejűleg megkapja. A CAS jel azonban a PP CAS jelvonalra kerül és ezen át a négy OR-...OR3 VAGY kapu egyik bemenetére. Az ORO... OR3 VAGY kapukon át azonban a memóriaelemeknek csak azon sora kaphat CAS jelnek megfelelő vezérlést, amely sorhoz a BSR bitsík regiszternek nulla állapotú kimenete tartozik. A BSR bitsík regiszternek nulla állapotú kiemenete tartozik. A BSR bitsík regiszter állapotát a PP pixel processzor határozza meg, ezért csak az általa így kijelölt bitsíkok memóraielemeibe történhet beírás, hiszen a beírás egyik feltételét a CAS jel létezése képezi. Az áramkör úgy van kialakítva, hogy a CAS0...CAS3 vonalakon nulla állapot csak vezérlés hatására állhat elő. A bitsíkok kiválasztása a PP processzor részére maszkolási lehetőséget teremt, ennek révén például valamely információt a bitsíkok maszkolásával adott szín ésfvagy árnyalatnak megfelelően írhat be, miközben a többi bitsíkhoz tartozó információ változatlan marad. Az oszlop kiválasztását a WDEC írásdekóder végzi. A vízszintes cím legkisebb négy helyiértékén lévő kombinációt dekódolja és az annak megfelelő kimenetén állít elő alacsony állapotú logikai jelet, amely az annak megfelelő oszlop összes memóriaelemének a W írásbemenetét vezérli. A memóriamátrix minden 198.348 5 10 15 20 25 30 35 40 45 50 55 60 4
