198257. lajstromszámú szabadalom • Impulzus kód modulációs transzlátor, ehhez használható léptető regiszter fokozat és multiplexer
1 2 198 25 7 K’ a szegmens kóddal van társítva, és a c és d változókkal együtt egy vezérlő bit (A) értékétől függ, amely azt jelöli, hogy a hivatkozott kimeneti 5 szó az A-szabály vagy a mu-szabály szerint van kódolva, és tartalmaz — a vezérlő bittel (A) vezérelt és a c változót a J bemeneti szóhoz hozzáadó összegzőt (ADD2), amely a megváltoztatott J + c bemeneti szónak a tárolására léptető regiszterhez (SIP02), csatla- 10 kozik, — a megváltoztatott J * c bemeneti szó (8) legmagasabb helyértékű bitjét dekódoló és az 1-et a B- ból S7, S6 . .. S’l, S’O kódba dekódoló, de a megváltoztatott bemeneti szónak csak a legmagasabb 1 _ kitevőjű aktivált bitjét figyelembevevő dekódert, 10 előnyösen szegmens dekódert (SDEC2),- a dekóderhez csatlakoztatott és az 1-et a 8-ból kódot az említett 3-bites K szegmens kódba átalakitó kódoló áramkört (ENC),- a vezérlő bittel (A) vezérelt és a dekóderhez 20 (SDEC2) csatlakoztatott logikai áramkört (LOG2), amely a változókat a következő logikai függvény szerint előállító kapcsolásban van elrendezve, 50 = S’O . A 51 = S’O. A + S’l ahol az S7, ... SI, SO kódszónak K’ decimális értéke 25 van, zák és ehhez hozzáadják az említett -d változót, amelynek eredményeként az L lépéskód adódik, 4. A 3. igénypont szerinti PCM transzlátor, azzal 30 j e 11 e m e z v e,r hogy az említett szorzó és összegző áramkörök egy 4-fokozatú második léptető regisztert (SIP03) tartalmaznak, amelynek bemenete a K decimális értéke S7 . . . S0 kódbitek megfelelő bitjeivel vezérelt első kapukon (Sw7 . . . SWO) keresztül az első léptető regiszternek (SIP02), a K’ legkisebb helyértékű fokozatához csatlakozik, és ez a kapcsolat úgy van kialakítva, hogy az első léptető regiszter (SIP02) bemenete megfelelő számú fokozaton keresztül csatlakozik a második léptető regiszter (SIP03) bemenetéhez, és tartalmaz az első léptető 40 regiszter (SIP02) négy legnagyobb helyértékű fokozatának a tartalmát a második léptető regiszter (SIP03) négy fokozatába beléptető és ezzel az L lépéskódot előállító léptető szerveket. 5. Léptető regiszter fokozat, különösen az 1. vagy 3. igénypontok szerinti PCM transzlátor, amelynek 45 adatbemenete egymásután kapcsolt bemeneti tároló áramkörön és kimeneti tároló áramkörön keresztül saját adat kimenetéhez csatlakozik, azzal jellemezve, hogy kiegészítő adat bemenettel rendelkezik és ez a kiegészítő adatbemenet, valamint az első tároló áramkör kimenete egy közös vezérlő bemenettel (5) rendelkező és mindig ellentétes vezetési állapotú első kapun, előnyösen-kapcsolón (SW1), illetve második kapun,- előnyösen kapcsolón (SW2) keresztül a második tároló áramkör bemenetéhez csatlakozik. 6. Az 5. igénypont szerinti léptető regiszter fokozat, azzal jellemezve, hogy a tároló áramkörök mindegyikét egy inverter képezi, amely egyenáramú áramforrás pólusai (V+, V-) közé sorosan kapcsolódó első és második PMOS tranzisztorok (PM1, PM2) forrás-nyelő útvonalából és első és második NMOS tranzisztorok (NM1, NM2) forrás-nyelő útvonalából áll, ahol az első PMOS tranzisztor (PMI) és a második NMOS tranzisztor (NM2) összekötött kapu elektródja képezi az inverter bemenetét (1) és a második PMOS tranzisztor (PM2) és az első NMOS tranzisztor (NMI) összekötött nyelő elektródjai képezik az inverter kimenetét (0). 7. Az 5. vagy 6. igénypont szerinti léptető regiszter fokozat, azzal jellemezve, hogy a kapuk előnyösen kapcsolók (SW1, SW2) mindegyike PMOS tranzisztorokat tartalmaz, amelyek .nyelő és forrás elektródjai egy NMOS tranzisztor forrás ill. nyelő elektródjaival vannak összekötve, és képezik a kapu adat be menetét illetve adatkimenetét és a tranzisztorok kapu elektródjai képezik a vezérlő bemeneteket. 8. Multiplexer egy első léptető regiszterben tárolt bináris szónak 2-nel való megszorzására a szónak egy második léptető regiszter x számú fokozatán keresztülléptetésével különösen az 1. vagy 3. igénypontok szerinti PCM transzlátorhoz, ahol x = 0, . . . K, azzal jellemezve, hogy a második léptető regiszter (SR) K számú fokozatot tartalmaz, előnyösen K = 8, és az első léptető regiszter (PISO) kimenete K számú első kapun (SW1) keresztül a második léptető regiszter (SR) egyes fokozataival van összekötve, és az első kapuk (SW1) vezérlő bemenetéi egy x decimális értékű ,11-et a K-ból” bináris kód megfelelő bitjei (S0 . . . S7) vonalához csatlakoznak á az említett fokozatok mindegyikével egy-egy második kapu (SW2) van társítva, amelyek az említett bitek (S0 . . . S7) vonalaival kapcsolódnak. 5 db rajz Kiadja: Országos Találmányi Hivatal Felelős kiadó: Hlmer Zoltán o.v. KÓDEX 10
