198257. lajstromszámú szabadalom • Impulzus kód modulációs transzlátor, ehhez használható léptető regiszter fokozat és multiplexer
1 2 Ezeket a biteket a TP2 időzítő impulzus által vezérelve visszük be. az LCI latch áramkörbe, majd a TP4 időzítő impulzus révén az LC2 latch áramkörbe. Ennek következtében a b5 . . . b8 bitek a PISO regiszter PC2 . . . PC5 rekeszeinek 3 adatbe meneteihez jutnak. Az ezt követő TP5 időzítő impulzus hatására az LC3 latch áramkör és a LOGl logikai áramkör kimenetein lévő bl, SO, SI, S2 . . . S7, valamint az a és b biteket az LC4 latch áramkörbe kapuzzuk és ennek eredményeként a bl bit az'OCl kimeneti áramkörre, az S-bitek a GC kapuáramkörre, továbbá az a és b bitek pedig a PISO regiszter PCI és PC6 rekeszeinek a 3 adatbemeneteire kapcsolódnak. Az a, b5, b6, b7, b8, b bitek által képezett módosító lépéskód most a második TP3 időzítő impulzus hatására a PISO regiszterbe kerül, az abban bekövetkezett invertálás után a PCI . . . PC6 rekeszek kimenetein megjelenik mert a TP7 időzítő impulzus ezután megszűnik. Ekkor ezen rekeszek kimenetén a, b5, b6, b7, b8 és b bitek vannak jelen. Ilyen módon a megváltozott lépéskód: L + a.24 + b.2’1 . invertált bitekkel a PCI . . . PC6 rekeszekben tárolódik, és ezen rekeszekhez T . . . 2’ értékek vannak hozzárendelve. Az algoritmusból következik, hogy ezt az értéket most 2*'’ értékkel kell mégszorozni, hogy a fenti J’ értéket kapjuk. Ennek módját az alábbiakban ismertetjük. Az itt említett negatív irányú TP6 időzítő impulzus révén az SO, SÍ, és S2 . . . S7 biteket az SR léptető regiszter PC11 . . . PC18 rekeszei 5 vezérlő bemenetéihez továbbítjuk és annak következétben, hogy ezen bitek közül mindig csak az egyik van 1-es állapotban, az SW1 és SW2 kapcsolók csak abban a rekeszben zárnak illetve nyitnak, amelyikhez ezt a bitet vezetjük, az összes többi rekeszben lévő kapcsolók pedig ellentétes állapotot vesznek fel, azaz nyitnak, illetve zárnak. Ilyen módon a PISO regiszter 2 kimenetei és az SR léptető regiszter PCI 1 rekeszének 2 kimenete között a K’ bit értékével egyenlő rekeszeken keresztül kapcsolat létesül. Például az SO és az S7 bitekkel társított szegmensek esetében az SW1 és SW2 kapcsolók zárnak illetve nyitnak az ezekkel a szegmensekkel társított PC11 és PC18 rekeszekben. A PISO regiszter 4 vezérlő bemenetére kapcsolt hat TP7 időzítő impulzus, valamint az SR léptető regiszter 4 vezérlő bemenetére kapcsolt TP1 időzítő impulzussal való vezérlés hatására a fent említett b, b8, b7, b6, b5 és a biteket keresztülléptetjük a PISO és SR léptető regiszterek sorosan kapcsolt rekeszein, és az SR léptető regiszter először használt rekeszében invertálási művelet végrehajtását tapasztaljuk. Ilyen módon a PISO léptető regiszterben tárolt értéket invertáljuk és tényezővel megszorozzuk és így az SR léptető regiszter kimenetén a hivatkozott J’ bináris értéket kapjuk. A fenti algoritmussal összhangban ehhez a J’ értékhez az A-szabály esetében c = 0 értéket vagy pedig a mu-szabály esetében c = -16 értéket kell hozzáadjunk, hogy a kívánt J értéket megkapjuk. Ezt azzal az ADD1 összegzővel végezzük el, amelyet ugyanaz az A vezérlő bemenet vezérel, mint ami a LOGl logikai áramkört. Áz eredményül kapott J értéket és az S előjelbitet ezután az OCl kimeneti áramkörben kombináljuk és lehetőség szerint még azt megelőzően transzformáljuk mielőtt a jelet az OUTI kimeneti kapocshoz továbbítanánk. Most a 3. ábrára hivatkozunk, amely a TC fordító áramkör LICO áramkörét szemlélteti és amelyet arra használunk, hogy egy 13-bites lineáris PCM szót 8-bites tömörített PCM szóvá kódoljon át. A COLI áramkörhöz hasonlóan a LICO áramkört is egy időzítő áramkör vezérli és ezt az időzítő áramkört a rajzon külön nem tüntettük fel, miután felépítése a LICO áramkör működésének soronkövetkező ismertetéséből nyilvánvalóvá válik. A LICO áramkör tartalmaz INP 2 bemeneti áramkört, egy 13-rekeszes léptető regiszterből és latch áramkörből kialakított SRLC áramkört, két soros bemenetű, párhuzamos kimenetű SIP02 és SIP03 regisztert, SDEC2 szegmens dekódert, ENC kódoló áramkört, ADD2 összegzőt, LOG2 logikai áramkört, LC5, LC6 és LC7 latch áramköröket, OC2 kimeneti áramkört és SWO . . . SW7 kapcsolókat. A S1P02 és SIP03 regiszterek rekeszei a 4. ábrán vázolt felépítésűek, de nem tartalmazzák az SW1 és SW2 kapcsolókat. 4 vezérlő bemeneteik, össze vannak kötve és vezérlésüket a külön nem vázolt TP időzítő impulzusok biztosítják. Az SWO . . . SW7 kapcsolók használt és a 4. ábrán vázoltakhoz. A LICO áramkör IN2 bemenetei kapcsa az INP2 bemeneti áramkörön keresztül ahhoz az SRLC áramkörhöz csatlakozik, amelynek 13 rekesze van és kimenete az ADD2 összegzőn keresztül a SIP02 regiszter 1-es bemenetéhez csatlakozik. Az SRLC áramkör első rekeszének a kimenete az OC2 kimeneti áramkörhöz csatlakozik, és az ADD2 összegzőt ugyanaz az A vezérlő bemenet vezérli, mint amelyet a COLI áramkörhöz felhasználhatunk, és ezért értéke 0 és az A-szabály esetében és 1-es a mu-szabály esetében. A SIP02 regiszter 12 olyan SCI . . . SCI2 rekeszt tartalmaz, amelyek kimenetei az SDEC2 szegmens dekóder bemenetéihez csatlakoznak és ennek S’O, S’l, S2 . . . S7 kimenetei az LC5 lat áramkörön keresztül az ENC kódoló áramkörhöz csatlakoznak. Az SDEC2 szegmens dekóder S’O és S’l kimenetei a LOG2 logikai áramkör bemenetéivel is összeköttetésben állnak, és a LOG2 logikai áramkörhöz tartozik az A vezérlő bemenet és So és SÍ kimenetei az LC5 latch áramkörhöz csatlakoznak. Az LC5 latch áramkör SO . . . S7 kimenetei és ezeknek invertált SO . . . S7 értékei rendre az SWO és SW7 kapcsolókhoz csatlakoznak. Az SWO . . . SW7 kapcsolók adat bemenetei a SIP02 regiszter SC5 ... SCI 2 rekeszeinek a kimeneteivel vannak összekötve, adatkimeneteik egymással össze vannak kötve és a SIP03 regiszter bemenetéhez csatlakoznak. A SIP03 regiszter kimenetei és az ENC kódoló áramkör kimenetei a megfelelő LC6 és LC7 latch áramkörökön keresztül az OC2 kimeneti áramkörhöz csatlakoznak és ennek OUT2 kimenete a LICO áramkör kimenetét képezi. Annak a 13-bites lineáris PCM szónak, amely bl . . . b 13 bitekből áll, melyek közül az S = bl az előjel bitet jelenti, és J nagyságát a b2 ... bl3 bitek határozzák meg egy olyan tömörített 8-bites PCM szóvá való átalakítási algoritmusát, ahol a szó S előjel bittel, K szegmenssel és L lépéssel rendelkezik, az alábbi összefüggés határozza meg: K = Log2(/J*c/.2-4) 198 257 5 10 15 20 25 30 35 40 45 50 55 60 7
