198251. lajstromszámú szabadalom • Rendszertechnikai elrendezés DRAM-ok okozta impulzusszerű tápáramfelvétel káros hatásának csökkentésére és DMA nélküli floppy illesztésére
1 2 198 251 A találmány szerinti rendszertechnikai elrendezés működése a következő: A 2 dinamikus RAM vezérlő egység az 1 központi egységből 21 bemeneti vonalcsoportjára érkező címjelekből 24 kimeneti vonalcsoportján a multiplexeit címjeleket állítja elő, valamint ezzel szinkronban a második 23 bemenetére érkező vezérlőjelekből 25 kimenetén a módosított vezérlőjeleket, amelyek hatására a 41, 42 ... 4n memóriacsoport a megfelelő adat írását, vagy olvasását elvégzi. A módosított vezérlőjelek a 3 vezérlőjel késleltető 31 bemenetére kerülnek, amelynek 321, 322,... 32n kimenetén a vezérlőjel eltérő késleltetéssel jelenik meg. Ez az első késleltetésű vezérlőjel a 41, 42, . . . 4n memóriacsoport 412,422,... 4n2 bemenetére jut, s így a 41,42 . . .4n meinóriacsoport vezérlését nem egyidejűleg végzi, aminek az lesz az eredménye, hogy az eredő áramfelvételben jelentkező áramimpulzus amplitúdója kisebb, időtartama pedig ennek megfelelően hosszabb lesz, s így a módosult áramimpulzus zavaró hatása csökken. A 8 floppy vezérlő második 84 kimenetén megjelenő adatátvitel igénylés jelet a 7 késleltető tagon keresztül mint nyugtázó jelet visszavezetjük a 8 floppy vezérlő második 85 bemenetére. Így az folyamatosan végzi az egymásutáni adatátviteli ciklusokat. Ugyanakkor az 1 központi egység egy olyan program szerint működik, amely folyamatosan biztosítja az adatok átadását, ill. átvételét anélkül, hogy megvizsgálná, hogy a 8 floppy vezérlő kész-e a következő adat átvitelére, mivel ez a feltétel vizsgálat már nem fér bele a megkívánt (pl. 16 ps) kiszolgálási ciklusba. A két folyamat szinkronizálását, vagyis az adatátvitel időzítését a 6 szinkronizáló logika végzi úgy, hogy az 1 központi egység 11 kimeneti vonalcsoportján a B1 címbuszon keresztül eljuttatott címből az 5 címfelismerő 52 kimenetén megjelenő kiválasztójel hatására a 6 szinkronizáló logika 61 kimenetén előállított várakozó jel az 1 központi egység 12 bemenetére jutva, azt megállásra kényszeríti. A várakozásjel megszűnése a 6 szinkronizáló logika harmadik 64 bemenetén megjelenő késleltetett adatátvitel igénylés jel vagy a második 63 bemenetén megjelenő adatátvitel megszakítása jel hatására késleltetve történik. Abban az esetben, ha az 1 központi egység által végrehajtott előzőekben említett programmal a DRAM felfrissítési ciklusok esetén a megkívánt kiszolgálási ciklus nem tartható, akkor szükség van a felfrissítési ciklusok és az adatátvitel szinkronba hozására. Ez olymódon valósul meg, hogy a 6 szinkronizáló logika 61 kimenetén előállított várakozásjel a 2 dinamikus vezérlő egység első 22 bemenetén mint felfrissítési ciklust engedélyező jel van kiértékelve. A találmány szerinti rendszertechnikai elrendezés egy előnyös megvalósításánál az 1 központi egység 8086 típusú mikroprocesszoros integrált áramkör a 8284 típusú óragenerátorral, a 8288 típusú buszbezérlővel és az LS 373 típusú címtároló áramkörökkel együtt. A 2 dinamikus RAM vezérlő egység 9203 5 típusú integrált áramkör, a 3 vezérlőjel késleltető R-C integráló tagokból kialakított hálózat, amellyel Os, 30 ns, 60 ns és 90 ns késleltetés valósítható meg. Ez a megoldás csak három integráló tag beépítését igényli, ami a gyakorlatban egyszerűen kivitelezhető. A 41, 42, ... 4n memóriacsoport négy-négy db 2164 típusú integrált áramkörökből áll, az 5 címíelistnerő a kívánt címnek megfelelően beprogramozott TBP 18 S 030 típusú PROM integrált áramkör. A 6 szinkronizáló logika logikai kapuból és inverterekből, a 7 késleltető tag 1 jus késleltetést megvalósító 15 áramkörből, a 8 floppy vezérlő 8272 típusú integrált áramkörből áll, amely adatsze párát orral, presift logikával és vonalmeghajtókkal van kiegészítve. A találmány szerinti rendszertechnikai elrendezés célkitűzéseit megvalósította, mert a DRAM-ok okozta impulzusszerű tápáramfelvétel káros hatása 20 csökkenthető, s így az eredő áramfelvétel amplitúdója is jelentősen kisebb lesz, továbbá a floppy illesztő DMA nélkül, egyszerű módon megvalósítható. 25 SZABADALMI IGÉNYPONT 30 35 40 45 50 55 1. Rendszertechnikai elrendezés DRAM-ok okozta impulz.ussz.erű tápáramfelvétel káros hatásának csökkentésére és DMA nélküli floppy illesztésre, amelynek központi egysége (1) van, a központi egység (1) kimeneti vonalcsoportja (11) dinamikus RAM vezérlő egység (2) és címfelismerő (5) bemeneti vonalcsoportjára (21, 51), bemenete (12) a dinamikus RAM vezérlő egység (2) első bemenetére (22), kimenete (13) a dinamikus RAM vezérlő egység (2) második bemenetére (23) és floppy vezérlő (B3) keresztül a floppy vezérlő (8) be/kimeneti vonalcsoportjára (83) van kötve, azzal jellemezve, hogy a dinamikus RAM vezérlő egység (2) kimeneti vonalcsoportja (24) multiplexer címbuszon (B2) keresztül „n”. számú memóriacsoport (41, 42 . . . 4n) bemeneti vonalcsoportjára (411, 421, . . . 4nl), kimenete (25) vezérlőjel késleltető (3) bemenetére (31), a vezérlőjel késleltető (3) kimenetei (321, 322, . . . 32n) a megfelelő memóriacsoport (41,42,... 4n) bemenetére (412, 422, . . . 4n2), a memóriacsoport (41, 42, . . . 4n) be/kimeneti vonalcsoportja (413, 423, . . . 4n3) a központi egység (1) és a floppy vezérlő (8) be/kimeneti vonalcsoportjára (14, 83) a címfelismerő (5) kimenete (52) szinkronizáló logika (6) első bemenetére (62) a szinkronizáló logika (6) második bemenete (63) a floppy vezérlő (8) első kimenetére (81), harmadik bemenete (64) késleltető tag (7) kimenetére (71) és a floppy vezérlő (8) második bemenetére (85), kimenete (61) a központi egység (1) bemenetére (12) és a dinamikus RAM vezérlő egység (2) első bemenetére (22), a késleltető tag (7) bemenete (72) a floppy vezérlő (8) második kimenetére (84) csatlakozik. 1 db rajz Kiadja: Országos Találmányi Hivatal Felelős kiadó: Himer Zoltán o.v. KÓDÉX 3
