196096. lajstromszámú szabadalom • Processzor elrendezés Z 80-as tipusú processzorral terminálfunkciók ellátására, valamint elrendezés katódsugárcső vezérlővel vezérelt katódsugárcső monitoron kis- és nagyméretű karakterek megjelenítésére
1 2 mány szerint kiegészítettük. Az első ilyen egységet 18 ütemvezérlést késleltető áramkör képezi, amelynek belső felépítését a 2. ábra szemlélteti. Ennek egyik bemenete az 1 processzor MRQ memória kérés kimenetével, ennek megfelelő kimenete a 11 memória c,m interface egyik bemenetével, továbbá egy-egy kimenete a 2 memória CAS és RAS ütembemeneteivel van összekötve, ilyen új egységet képez egy 21 cím multiplexer, amelynek egyik bemeneti csoportja a 100 belső címbusszal, másik bemeneti csoportja pedig 22 display cím számláló kimenetével kapcsolódik. A 21 cím multiplexer kimenete a 102 külső cím buszhoz kapcsolódik. A 22 displey cím számláló beíró bemenete a 103 külső adatbuszról vezérelt 23 display kezdőcím regiszterrel van összekötve. A 21 cím multiplexer SEL választás bemenete 203 vonalon át D típusú 20 flip flop Q kimenetéről kap vezérlést, és ez a 203 vonal 24 puffer regiszter Ld beírás bemenetével is kapcsolódik. A 22 display cím számláló alapállapotba vezérlését 200 vonalon keresztül a vezérelt display képszinkron jelének egyik éle biztosítja, léptetéséről pedig a Cp számláló bemeneten keresztül 204 vonalon át D típusú 19 flip flop negált kimenete gondoskodik, és a 204 vonal vezérli a 4 katódsugárcső vezérlő DACK adat nyugtázás bemenetét is. A 19 és 20 flip flopok vezérlését 26, 27 inverterből, 28 NEMES kapuból és 29 kondenzátorból álló logikai áramkör az 1 proceszszor RFRSH frissítés kimenetének jele alapján végzi, a 20 flip flop D bemenete a 4 katódsugárcső vezérlő DRO, adatkérés kimenetével van 201 vonalon keresztül összekötve. A 19 flip flop statikus D bemenetét a 20 flip flop negált kimenete vezérli, Cp ütembemenete pedig a 16 frekvenciaválasztó egyik kimenetével kapcsolódik. A 202 vonal inverteren keresztül a 17 buszmeghajtó áramkör En engedélyező bemenetéhez csatlakozik. A 103 külső adatbusz a 24 puffer regiszteren keresztül kapcsolódik a 4 katódsugárcső vezérlő DATA IN adatbemenetével, továbbá 25 interface révén az elrendezés háttértároló berendezésekkel kapcsolható össze. A 8 klaviatúra interface klaviatúrához, a 9 nyomtató interface nyomtatóhoz biztosít csatlakozást. A 2. ábrán a 18 ütemvezérlést késleltető áramkör felépítése látható, amely az MRQ memória kérés kimenethez kapcsolódó 40 erősítőből, és sorosan egymás mögé kapcsolt 41, 42, 43 és 44 inverterekből, továbbá 45 kondenzátorból áll. Az egyes elemek kismértékű késleltetést és elválasztást biztosítanak, és gondoskodnak a RAS és CAS ütembemenetek, valamint a 11 memória cím interface helyes időzítésű vezérléséről. A 3. ábrán a 34 katódsugárcső monitor és a 4 katódsugárcső vezérlő között kialakított egységek elrendezése látható, amelyek alapvető feladata a megfelelő karaktersorozatok megjelenítése a képernyőn. Az 1. ábrához hasonlóan az ismert egységeket itt is kettős vonal határolja. Az elrendezésnek ez a része tartalmaz 30 karaktergenerátort, amelynek A3 ... A9 bemenetel 110 karakter buszon keresztül a karaktereket meghatározó - kódokat fogadják a 4 katódsugárcső vezérlő CC0 ... CG6 kimeneteiről, AO, A1 és A2 bemenetei a karaktert meghatározó sorok kijelölését teszik lehetővé. A 4 katódsugárcső vezérlő LC0 ... LC3 kimenetei a karaktersorok vezérlő jeleit szolgáltatják. A 30 karakter - geneiátor kimenete 31 léptető regiszter párhuzamos bemenetéihez, ennek soros kimenete videojel dekódoló és meghajtó 33 áramkör soros bemenetéhez csatlakozik. A kijelzés üzemmódját 32 pipe line regiszter állapota írja elő, amely 11 vezérlőjel buszon keresztül a 4 katódsugárcső vezérlővel, közvetlenül pedig a 33 áramkörrel van összekötve. A 33 áramkör közvetlenül vezéTi a 34 katódsugárcső monitort. Az elrendezés ismert elemeihez tartozik még egy 39 óragenerátor és egy innen vezérelt 38 frekvenciaosztó, amely impulzusformálást is végez. A találmány szerint két 36 és 37 multiplexert használunk, ahol a 36 multiplexer A1 ... A4 és B1,82, B3 bemenetei az LC0 ... LC3 kimenetekkel a rajz szerint vannak összekötve, Y1 ... Y3 kimenetei a 30 karaktergenerátor A0 ... A2 bemenetelhez csatlakoznak és az Y4 kimenet a 33 áramkör VT video tiltás bemenetéhez kapcsolódik. A 37 multiplexer Y1 kimenete 302 vonalon át a 31 léptetőregiszter léptetését vezérlő Cp ütembemenethez, Y2 kimenete pedig 303 vonalon át a 32 pipe line regiszter vezérlő bemenetéhez csatlakozik. A1 bemenete közvetlenül kapcsolódik a például 12,5 MHz-es frekvenciájú 39 óragenerátor kimenetéhez, A2 bemenete pedig a 38 frekvenciaosztó nyolcszoros osztású :8- kimenetével van összekötve. Ez a kimenet 304 vonalon keresztül a 4 katódsugárcső vezérlő CL órabemenetéhez vezet. A 38 frekvenciaosztórak van feles és tizenhatodos osztást előállító 2 és :16 kimenete is, amelyek a 37 multiplexer B1 és B2 bemenetéivel kapcsolódnak. A 103 külső adatbusz 35 tároló regiszterhez csatlakozik, ennek kimenete a két 36, 37 multiplexer SEL választás bemenetével van összekötve. A találmány szerinti processzor elrendezés működé ;e a következő. Az 1. ábra kapcsán a képernyő információtartalmának frissítését ismertetjük. A hivatkozott ismert Z 80-as processzorelemekre épülő terminál esetében a frissítést a 4 katódsugárcső vezérlő DRQ adatkérés kimenetén megjelenő aktív állapot indítja, amely állapot az 5 DMA vezérlő RDY elkészült bemenetére kapcsolódik (ez a kapcsolat a találmány szerinti elrendezésnél nincs kiépítve). Az 5 DMA vezérlő byte-os átvitelre inicializált. Az adatkérés hatására az 5 DMA vezérlő ismert módon átveszi a rendszer vezérlését az 1 processzortól és szabályos memória/port műveletet hajt végre, amely a 2 memóriából a 4 katódsugárcső vezérlőhöz továbbítja a teljes képtartalom egy b/te-ját, majd a rendszer vezérlése visszakerül az 1 processzorhoz. Ez a folyamat ciklikusan ismétlődik. Ha a rendszer órajelei 2,5 MHz-es frekvenciájúak és a képernyőn 2000 karakter jeleníthető meg, akkor a teljes képernyőtartalom frissítéséhez körülbelül 8 ms időre van szükség. Ez egyúttal azt is jelenti, hogy a 20 ms időtartamú kép egy megjelenítési periódusa aiátt az 1 precesszor csak 20—8=12 ms szabadon kihasználható idővel rendelkezik. Az itt vázolt képtartalom frissítéstől függetlenül a dinamikus felépítésű 2 memória is sajátos frissítést igényel, hogy a tárolt információt megőrizhesse. A dinamikus véletlen hozzáférésű memóriák szokásos frissítési igénye a 2 ms-onként 128 frissítési ciklus, azaz átlagosan 15,625 mikrosecundumonként egy-egy ciklus. A Z 80-as típusú processzoros rendszer ezt a frissítést úgy oldja meg, hogy minden operációkód be-196.096 5 10 15 20 25 30 35 40 45 50 55 60 4
