196003. lajstromszámú szabadalom • Kapcsolási elrendezés nagysebességű, kisfogyasztású digitiális szorzó, szorzó-összeadó, vagy szorzó-akkumuláló áramkör kialakítására
3 196003 4 A találmány tárgya kapcsolási elrendezés nagysebességű kis fogyasztású kettes komplcmens kódú digitális szorzó illetve szorzó-összeadó vagy szorzó-akkumuléló áramkör kialakítására, főleg gyors szorzó perifériaként beépített hardver szorzóval nem rendelkező kisszámitógépeknél történő alkalmazáshoz, amely műveletvégző egységet és összeadó egységet tartalmaz, a műveletvégző egységnek N-bites szorzó bemenete és M-bitcs szorzandó bemenete van, továbbá a műveletvégző egység kimenete az összeadó egység bemenetével van összekapcsolva, a szorzó áramkör eredmény kimenetét pedig az összeadó egység kimenete alkotja. A digitális jelfeldolgozási feladatokban a szorzóakkumulóló áramkör egy olyan általánosan használt alapegység, mint az analóg technikában a műveleti erösitö. A digitálisan real-time feldolgozható sávszélességet alapvetően a felhasznált szorzó-áramkörök sebessége határozza meg, ezért az egyre gyorsabb eszközök kifejlesztése fontos feladat. A szorzást megvalósító áramkörök két nagy csoportba sorolhatók, úgymint szekvenciális megoldások és kombinációs megoldások. A szekvenciális megoldások közös jellemzője, hogy a szorzást több - lehetőleg azonos művoletvégzésl tartalmazó - ütemre bontják, s az egyetlen műveletvégző egység minden ütemben hozzáadja az aktuális részösszeget az előző ütemből származó részeredményhez. Az igényelt komplexitás (az egy chipcn található tranzisztorok száma) viszonylag kicsi, igy elsősorban nagyobb rendszerekben alkalmazzák, ahol nincs lehetőség nagyobb komplexitású szorzó megvalósítására. A megoldás hátránya, hogy működési sebessége az időben széttolt műveletvégzés miatt viszonylag kicsi, s mivel a gyorsaság alapvető követelmény, igy önállóan megvalósított szorzókban a szekvenciális megoldások nem alkalmazhatók. Említést érdemel a szekvenciális megoldások közül a módosított BOOTH algoritmuson alapuló kapcsolási elrendezés (R. P. RUB1NFILD: A Proof of the Modified Booth's Algorithms for Multiplication IEEE Transpon Comp., 1975. évi októberi száménak 1014- -1015. oldala), ahol úgy érik el a sebesség növelését, hogy a szorzó több bitjének egyidejű figyelésével a szorzó bitszámánál kevesebb lépésben számolják az eredményt. A kombinációs megoldásokban egy kombinációs hálózat segítségével számolják a végeredményt, amelyben minden funkciót külön egység lát el. A komplexitása ugyan többszöröse a szekvenciális megoldásokénak, de a lényegesen gyorsabb működés miatt önálló áramkörben ma már kizárólag ilyet használnak. Az explicit megoldásoknál a kettes komplcmens kódú szorzást úgy hajtják végi-e, hogy az előjel nélküli számok szorzására alkalmas szorzó áramkörrel kiszámolják a szorzatot, s az előjelek negativ súlyozásából adódó korrekciókat további két összeadó sor alkalmazásával veszik figyelembe. A gyakorlati áramkörtervezésben implicit megoldásokat alkalmaznak, ahol az előjel miatti korrekciókat mér a szorzó áramkör kialakításakor figyelembe veszik. Legismertebbek a BAUGH-WOOLEY (C. R. BAUGH - B. A. WOOLEY: A Two’s Complement Parallel Array Multiplication Algorithm: IEEE Trans. Comp., vol. C-22 pp. 1045-1047, Dec. 1973.), valamint a P-non és M-non algoritmusokon alapuló kapcsolási elrendezések (J. A. GIBSON R. W. GIBBARD: Synthesis and Comparison of Two’s Complement Parallel Multipliers; IEEE Transaction on Computers, Oct. 1975. Vol. C-24, No. i0 pp. 1020-1027), amelyek közös jellemzője, hogy az előjeles .számok szorzását csak pozitív bitszorzatok összeadására vezetik vissza, gy az összeadás elvégezhető a lényegesen gyorsabb átvitelmegőrzós (Carry Save CS) ásszeadók felhasználásával (Rupprich Péter: Digitális aritmetika; BME Mérnöktovábbképző jegyzet). A részszorzatok összegzésére az ismertetett megoldásokban soros elvű összeadó hálózatot alkalmaztak, amely reguláris felépítést eredményez, de működési sebességre nézve sem optimális. A kombinációs megoldás által nyújtott lehetőségeket jobban kihasználó párhuzamos összeadó struktúrára tett javaslatot VUILLEMIN JEAN VUILLEMIN: A Very Fast Multiplication Algorithm for VLSI Implementation Integration, the VLSI Journal-1; 1983. pp. 39- -52), ahol az N részszorzat összegzését Id (N) lépésben végzi el egy összeadó fa (Adder Tree) struktúra segítségével. A módosított BOOTH algoritmuson alapuló kapcsolási elrendezés ugyan megszünteti több bit egyidejű figyelésével a kettes komplemens kódban az előjel által okozott inhomogenitást, és az összeadandó részszorzatok száma is kisebb a szorzó bitszámánál, azonban az előjeles számokkal való műveletvégzés következtében nem alkalmazható a lényegesen gyorsabb átvitelmegőrzós összeadás, és a szekvenciális megvalósitás nem tenné lehetővé az összeadás szimultán elvégzését sem. A VUILLEMIN által ajánlott kapcsolási elrendezés 1 bit x 1 szó részszorzatokat állít elő, és ad össze egy teljesen szabályos párhuzamos szervezésű összeadó hálózattal. A szabályosságra való törekvés következtében azonban az összeadó hálózat sem komplexitásra, sem pedig műveleti időre nézve nem optimális. További hátránya, hogy a szorzással összekapcsolt összeadás felborítaná a szabályos felépítést, ezért szorzó-összeadó kapcsolás megvalósítására nem alkalmaa. Hátrányos az is, hogy az áramkör CBak előjel nélküli számok szorzására képeB, és összeadó egysége csak akkor tekinthető közel optimálisnak, ha a Bzorzó szóhossza kettő egész Bzámú hatványa. Nagyobb szóhosszak 5 10 15 20 25 30 35 40 45 50 55 60 65 3
