195600. lajstromszámú szabadalom • Eljárás és kapcsolási elrendezés digitális direkt frekvenciaszintézer működési elvből adódó determinisztikus fáziszajának megszüntetésére
195 600 A A Tr késleltetési időre vonatkozó információ tehát adott digitális hálózat és adott órajel frekvencia esetén az előállítandó frekvenciaérték kódja /Bj és a „K” szám függvénye. B szám értéke közvetlenül rendelkezésre áll a 9 di- _ gitális összeadó áramkör 7 adatmenetén, K értékére vonatkozóan pedig információ nyerhető a 10 digitális tároló áramkör 13 kimenetéről, ami össze van kötve a 9 digitális összeadó áramkör 12 adatbemenetével .E két digitális kód egy feldolgozási módját, illetve a 2 vezérelt késleltető áramkör egy megoldási lehetőségét szemlélteti a 3. ábra. Ily módon mindkét digitális kódot analóg jellé alakítjuk egy-egy 17 és 18 D/A konverter segítségével. A B számértékkel arányos analóg jellel egy 21 kondenzátort töltünk, melynek feszültségét egy 22 analóg kompa- „ rátör egyik 23 bemenetére kapcsoljuk. A-töltés kezdetét a 1 9 digitális összeadó áramkör 26 átvitel kimenetén megjelenő jelátmenet határozza meg, ami megszünteti a 21 kondenzátor 19 vezérelt kapcsoló eszközzel szimbolizált rövidrezárását. A 22 analóg komparátor másik 24 bemenetére a k számmal arányos analóg jelet kapcsoljuk, 20 kimenetén pedig immáron egymást egyenlő időközönként követő jelátmenetekét kapunk. Szabadalmi igénypontok 25 1./ Eljárás digitális direkt frekvenciaszintézer működési elvből adódó determinisztikus fáziszajának megszüntetésére, melynek folyamán órajellel vezérelt digitális hálózattal .digitális kód által meghatározott átlagos periódusjelű kváziperiódikus jelet szintetizálunk, azzal jellemezve, hogy a szintézist végző digitális hálózattal szintetizált kimenőjelet egy vezérelt késleltető áramkörrel minden egyes periódusban késleltetjük oly mértékben, hogy annak periódusidőt meghatározó szakaszai az előállítandó névleges frekvenciaértéknek megfelelő egyenlő időközökkel kövessék egymást. 2. / Az 1. igénypont szerinti eljárás, azzal jellemezve, hogy a késleltetés mértékét a névleges frekvenciát beállító digitális kódból és a szintézist végző digitális hálózat állapotai közül kiválasztott specifikus állapot digitális kódjából állítjuk elő. 3. / Az 1. vagy 2. igénypont szerinti .eljárás, azzal jellemezve, hogy mindkét digitális kódot analóg jellé alakítjuk, és azokat analóg komparátor segítségével összehasonlítjuk, 4. / Kapcsolási elrendezés direkt digitális frekvenciaszintézer működési elvből adódó determinisztikus fáziszajának megszüntetésére, melyben összeadó és tároló áramkörrel felépített szintézist végző digitális hálózat jelkimenete vezérelt késleltető áramkör jelbemenetéhez kapcsolódik, azzal jellemezve, hogy a vezérelt késleltető áramkörnek j2j két vezérlő bemenet /15, 16/ van, melyek közül az egyik vezérlő bemenet /15/ az összeadó áramkörnek 191 a tároló áramkör jlOj kimenetével /13/ összekötött adatbemenetére /12/, míg a másik vezérlő bemenet /16/ az összeadó áramkör I6l frekvenciabeállító adatbemenetére 17/ van kapcsolva. 5.1 A4, igénypont szerinti kapcsolási elrendezés, azzal jellemezve, hogy a vezérelt késleltető áramkör j2j vezérlő bemenetei /15, 16/ D/A konverterekre /17. 18/, ez utóbbiak kimenetei analóg komparátor /22/ bemenetéire /23, 24/ csatlakoznak, melyek közül az egyik bemenetre /23/ a szintézist végző digitális hálózat /l/ jelkimenetéről /3/ vezérelt kapcsoló eszközzel /19/ áthidalt kondenzátor /21/ van kapcsolva. 3 rajz, 3 ábra |3
