195015. lajstromszámú szabadalom • Processzor elrendezés primitív és összetett eljárásokat meghatározó utasítások végrehajtására
195015 és az átmeneti tár (26), valamint a mutató regiszter (23) egy azok állapotainak azonosságát megállapító ekvivalencia vizsgáló áramkörrel (27) kapcsolódik, és az átmeneti tár (26) beíró bemenete a belső vezérlő busznak (ICB) !ERP vezérlő jelet hordozó vonalával kapcsolódik. 11. Az 1 —10. igénypontok bármelyike szerinti elrendezés, azzal jellemezve, hogy a paraméter verem (PAR) mutató regisztere (22) egy fel-le típusú számlálót (221) és egy a számláló (221) kimenetről vezérelt dekódert (222) tartalmaz, amelynek kimenete a paraméter vermet alkotó memória (MPAR) címbemenetéhez kapcsolódik, és a memória adatvonalai kimeneti regiszterrel (61) kapcsolódnak. 12. A 11. igénypont szerinti elrendezés, azzal jellemezve, hogy a számláló (221) kimenetei több-bemenetű ÉS kapun (60) keresztül a kimeneti regiszter (61) meghatározott rekeszeihez csatlakoznak, és az ÉS 23 kapu (60) kapubemenete a belső vezérlő busznak (ICB) egy SPC vezérlő jellel társított vonalához csatlakozik. 13. A 11. igénypont szerinti elrendezés, 5 azzal jellemezve, hogy a számláló (221) túlcsordulás kimenetei VAGY kapun (62) keresztül flip-flop (58) egyik bemenetéhez csatlakoznak, és a flip-flop kimenete kapuáramkörön keresztül a kimeneti regiszter (61) 10 egyik, előnyösen legkisebb helyértékű rekeszéhez csatlakozik, és a kapuáramkör kapubemenete a belső vezérlő busznak (ICB) egy ?STERROR vezérlő jelével társított vonalához csatlakozik. 15 14. Az 1 — 13. igénypontok bármelyike szerinti elrendezés, azzal jellemezve, hogy az aritmetikai és logikai egységben (ALU) lévő egyik operandus regiszter (A) kimenetéhez annak bitjei logikai VAGY kapcsolatát 2° megvalósító logikai áramkör, előnyösen VAGY kapu (21) csatlakozik, amelynek kimenete a belső vezérlő busznak (ICB) FLAG vezérlő jellel társított vonalához csatlakozik. 24 5 lap rajz, 10 ábra 14
