195015. lajstromszámú szabadalom • Processzor elrendezés primitív és összetett eljárásokat meghatározó utasítások végrehajtására
195015 utasításokat fogadó belső' cím és adat buszt (IADB), és az elrendezés egységei felé vezérlési állapotokat továbbító belső vezérlő buszt (ICB), tartalmaz, továbbá paraméter vermet (PAR), amely a belső cím és adat busszal (IADB) kapcsolódik és vezérlő bemenetéi a belső vezérlő buszhoz (1CB) csatlakoztatott mutató regiszterrel (22) kapcsolódnak, visszatérési vermet (RET), amely a belső cím és adat busszal (IADB) kapcsolódik és vezérlő bemenetei a belső vezérlő buszhoz (1CB) csatlakoztatott második mutató regiszterrel (23) kapcsolódnak, a belső vezérlő buszról (ICB) vezérelt és a belső cím és adat buszhoz (IADB) kapcsolódó interpretation pointert (IP), továbbá a belső cím és adatbuszra (IADB) kapcsolt utasításokat figyelő, a közvetlenül végrehajtandó primitív eljárásokat az összetett eljárásoktól megkülönböztető egységet, amelynek a primitív eljárásokat detektáló kimenete a primitív eljárásokat végrehajtó modul engedélyező bemenetéhez csatlakozik, az említett modul adatbemenetei a belső cím és adat busznak (IADB) a primitív eljárásokkal társított buszvonalaival (PE) kapcsolódnak és kimenete a belső vezérlő buszhoz (ICB) csatlakozik. 2
