194423. lajstromszámú szabadalom • Eljárás és berendezés hagyományos számítógép architektura multiprocesszoros rendszerré alakítására a hagyományos funkciók érintetlenül hagyásával
1 194.423 2 zérlő kapu bemenetére, kimenetei pedig részben a D első belső vezetékköteg részét képező h ciklus indító vezetéken keresztül a 24 adat kapcsoló bemenetére, Idmenete pedig az E második belső vezetékköteg részét képező m vezérlő vezetékre van csatlakoztatva. A 24 adat kapcsoló további bemenetel az E második belső vezetékköteg részét képező G második adat vezetékkötegre, kimenetéi pedig a D első belső vezetékköteg részét képező F első adat vezetékkötegre vannak csatlakoztatva. A 21 kérés vezérlő áramkör az E második belső vezetékköteg részét képező d átvitel kérő vezetéken érkező impulzus hatására a D első belső vezetékköteg részét képező e kérő vezetékre jelet ad (és ezzel egyidőben a 23 vezérlő kapu az m vezérlő vezetéken keresztül leállítja a 15 kiegészítő vezérlő egység működését), amikor a D első belső vezetékköteg részét képező f felfüggesztés engedélyező vezetéken válasz érkezik megszünteti a jelet az e kérő vezetéken, és ezzel egyidőben jelet ad a g időzítő vezetékre. A g időzítő vezeték hatására a 22 ciklus tároló áramkör a D első belső vezetékköteg részét képező h ciklus indító vezetékre ciklusindító jelet ad és egyben a 24 adat kapcsolót kapuzza, amennyiben az adatátvitel iránya a D első belső vezetékköteg felől az E második belső vezetékköteg felé mutat. Amikor a D első belső vezetékköteg részét képező k ciklus leállító vezetéken jel érkezik a 22 ciklus tároló áramkör megszünteti a h ciklus indító vezetéken a jelét és egyben a 23 vezérlő kapu az m vezélrő vezetékre adott a 15 kiegészítő vezérlő egység működését leállító jelét oldja. A találmány szerinti 18 időrendi vezélrő egység további példakénti kiviteli alakjait ugyancsak a 4. ábra alapján ismertetjük. A 18 időrendi vezérlő egység ezen kiviteli alakjai a korábbitól abban térnek el, hogy a 23 vezérlő kapu ÉS kapu, a ciklus tároló áramkör dinamikus tároló, előnyösen D-típusú, a b beíró vezeték és k ciklus leállító vezeték megegyezik. Ezen kiviteli alakok működése megegyezik a már ismertetettével. A találmány szerinti 21 kérés vezérlő áramkör példakénti kiviteli alakját az 5. ábra alapján ismertetjük részletesebben. A 21 kérés vezérlő áramkörnek 25 időzítő tárolója és 26 időzítő kapuja van. A 25 időzítő tároló bemenetei részben az f felfüggesztés engedélyező vezetékre, részben pedig a d átvitel kérő vezetéken át a 26 időzítő kapu bemenetére,kimenete pedig g időzítő vezetéken keresztül a 26 időzítő kapu további bemenetére van csatlakoztatva. A 26 időzítő kapu kimenete az e kérő vezetékre van kötve. Amikor a d átvitel kérő vezetéken jel van.engedélyezŐdik a 25 időzítő tároló beírása és egyben a 26 időzítő kapu az e kérő vezetékre jelet ad. Amikor az f felfüggesztés engedélyező vezetéken jel érkezik a 25 időzítő tároló beíródík és a g időzítő vezetékre jelet ad, ennek következtében 26 időzítő kapu az e kérő vezetéken a jelét megszünteti. Amikora d átvitel kérő vezeték jele megszűnik, a 25 időzítő tároló törlődik és mindaddig törölt állapotban marad, amíg a d átvitel kérő vezetéken újra jel nem lesz. A találmány szerinti 21 kérés vezérlő áramkör további példakénti kiviteli alakjait ugyancsak az 5. ábra alapján ismertetjük, melyek a korábbitól abban térnek el,hogy a 25 időzítő tároló dinamikus tároló,előnyösen D-típusú, a 26 időzítő kapu ÉS kapu. Működésük megegyezik a már ismertetettével. A találmány szerinti eljárás és berendezés alkalmazása lehetővé teszi meglévő számítógép rendszerek kiegészítő processzor és memória opció(k) segítségével multiprocesszoros rendszerré átalakítását úgy, hogy a hagyományos rendszerben nincs hardware átalakítás, a számítógép változatlanul működőképes marad, de lehetőség van a meglévő rendszenei más típusú program futási környezet biztosítására. SZABADALMI IGÉNYPONTOK° 1. Eljárás hagyományos számítógép architektúra multiprocesszoros rendszerré alakítására, a hagyományos funkciók érintetlenül hagyásával, melynek során a kiegészítő processzorok), illetőleg az alap processzor időmultiplex módon dolgoznak, azzal jellemezve, hogy a kiegészítő processzorok) működési igénye esetén a hagyományos felépítésű rendszer futását direkt transzfer kéréssel megszakítjuk, miután a direkt transzfer végrehajtására a processzor engedélyt adott, megkezdjük a kiegészítő processzorok) működtetését, miután a kiegészítő processzorba a szükséges adatokat a rendszer perifériákról áttöltöttük, vagy a perifériákba betöltöttük,megszűnte tjük a direkt adatátvitelt, és a két vagy több processzor egyidejűleg dolgozik mindaddig, amíg lijabb direkt adatátvitel nem válik szükségessé. 2. Az 1. igénypont szerinti eljárás, azzal jellemezve, hogy a direkt adatátvitel ideje alatt az átvitelt kérő kiegészítő processzor működését is felfüggesztjük mindaddig, amíg az átvitel meg nem történik. 3. Az 1 vagy 2. igénypont szerinti eljárás, azzal jellemezve, hogy direkt adatátvitelt csak abban az esetben kezdeményezünk, ha a segéd proceszszor perifériától vár adatot, vagy perifériának küld adatot. 4. Berendezés hagyományos számítógép architektúra multiprocesszoros rendszerré alakítására a hagyományos funkciók érintetlenül hagyásával, melynek központi vezetékkötegre kapcsolódó központi vezérlő egysége, központi memóriája és központi perifériái vannak, azzal jellemezve, hogy egy architektúra szervező egység (16) ki/bemenetei részben központi vezetékkötegen (A) keresztül a központi vezérlő egység (11), központi memória (12) és a központi perifériák (13) ki/bemeneteire, részben pedig átviteli vezetékkötegen (C) át egy kiegészítő vezérlő egység (15)ki/bemeneteire van csatlakoztatva, és egy kiegészítő memória (14) ki/bemenetei memória vezetékkötegen (B) keresztül a kiegészítő vezérlő egység (15) további ki/bemeneteire vannak kötve (2. ábra). 5. A 4. igénypont szerinti berendezés, azzal jellemezve, hogy az architektúra szervező egységnek (16) első illesztő egysége (17), időrendi vezérlő egysége (18), második illesztő egysége (19) és átmeneti tárolója (20) van, az első illesztő egység (17) ki/bemenetei részben központi vezetékkötegre (A), részben pedig első belső vezetékkötegen (D) át időrendi vezérlő egységre (18), továbbá az első belső vezetékköteg (D) részét képező első adat vezetékkötegen (F) keresztül az átmeneti tároló (20) kimeneteire vannak kötve, az időrendi vezérlő egység (18) további ki/bemenetei második belső vezetékkötegen (E) keresztül a második illesztő egység (19) ki/bemeneteire , valamint a második belső vezetékköteg (E) részét képező második adat vezetékkötegen (G) keresztül az átmeneti tároló (20) bemenetelre, klmenete 5 10 15 20 25 30 35 40 45 50 55 60 4
