193762. lajstromszámú szabadalom • Irányítástechnikai alkalmazásokra orientált 8 és/vagy 16-bites mikroprocesszorokkal felépített multimikroprocesszoros berendezés
resztül alkalmazható legyen 16 bites mikroprocesszorhoz is. A találmány tárgya továbbá a lokális buszhoz csatlakoztatható hierarchikus felépítésű' megjelenítő berendezés is. A találmány tehát irányítástechnikai feladatokra orientált 8 és/vagy 16 bites mikroprocesszorokhoz kiképezett multimikroproceszszoros vezérlő berendezés, amely tartalmaz egy multimikroprocesszoros buszt, ahhoz csatlakoztatott tetszőleges számú slave jellegű modult, pl. memóriát és 1/0 egységet, valamint tetszőleges számú 8 és/vagy 16 bites mikroprocesszort, ahol minden mikroproceszszor CPU-jához egy-egy lokális busz van rendelve és a lokális buszra is tetszőleges számú slave jellegű modul, például 1/0 egység és/vagy memória csatlakoztatható, amely úgy van kialakítva, hogy a lokális busz egy, huszonnégy jel átvitelére kiképezett címsínt, tizenhat jel átvitelére kiképezett adatsín^tíz jelet továbbító vezérlőjel sínt, kilenc jelet továbbító megszakítás kérő jelsínt, négy jelet továbbító DMA jelsínt, további négy jelet továbbító jelsínt, valamint öt jelet továbbító egyedi jelsínt és nyolc jelet továbbító tápfeszültségsínt tartalmaz, továbbá tartalmaz a bemenetével a CPU(k)-hoz és kimeneteivel vagy a multimikroprocesszoros buszhoz vagy a lokális buszhoz csatlakoztatott 1/0 és/vagy memória kezelő egységet. A találmány szerinti multimikroprocesszoros vezérlő berendezés egyik előnyös kiviteli alakja úgy van kiképezve, hogy az 1/0 és memória kezelő egység 8 bites mikroprocesszorokhoz tartalmaz a CPU kimeneteire csatlakoztatott adatsínt, belső címsínt, valamint belső vezérlőjel sínt tartalmazó bemeneti csatornát, ahol az adatsín egy PROM egy első multiplexer, egy első gyors RAM, valamint egy első multiplexer meghajtó és egy első multiplexer meghajtó tároló egy-egy bemenetére van csatlakoztatva és egyúttal képezi az 1/0 és memória kezelő egység egyik kimenetét, továbbá az első multiplexer az első gyors RAM-on és az első multiplexer meghajtón keresztül képezi az 1 /0 és memória kezelő egység egy további kimenetét az első multiplexer meghajtó tároló kimenetével együtt, a belső címsín szintén össze van kapcsolva az első PROMB, az első multiplexer, az első gyors RAM és az első multiplexer meghajtó és multiplexer meghajtó tároló egy-egy bemenetével és első meghajtó egységen keresztül képezi a második kimenetet továbbá mindegyik fenti egység öszsze van kapcsolva egy, a CPU által belső vezérlőjel sínen keresztül meghajtott vezérlő egységgel, amely vezérlő egység második meghajtó egységen keresztül képezi az 1/0 és memória kezelő egység negyedik kimenetét az első gyors RAM T./MB kimenete az ötödik kimenetet képezi és a kimenetek vannak egy kimeneti csatornaként a multimikroprocesszoros buszra vagy a lokális buszra csatlakoztatva. 3 A találmány szerinti multimikroprocesszoros vezérlő berendezés egy másik előnyös kiviteli alakja úgy van kiképezve, hogy 16 bites mikroprocesszornál a memória kezelő egység tartalmaz egy a CPU-ra csatlakoztatott második multiplexert ennek kimenetére (Y), valamint a CPU kimenetére csatlakoztatott egy gyors RAM-ot és ugyancsak a CPU-ra csatlakoztatott kettős multiplexert, valamint dekódoló és logikai egységet és a második multiplexer rá van kapcsolva a második gyors RAM egy csatornájára harmadik multiplexerre és a második gyors RAM kimenetéinek egyik része közvetlenül a kettős multiplexerre, másik része harmadik multiplexeren keresztül a kettős multiplexerre van csatlakoztatva és a kettős multiplexer kimenete a dekódoló és logikai egységen keresztül és egy D-flip-flopon keresztül vagy közvetlenül van a kimenetre csatlakoztatva, amely kimenetre még egy második gyors RAM-hoz és a CPU-hoz csatlakoztatott ÉS-kapu L/MB kimenete is csatlakoztatva van és a kimenet van a multimikroprocesszoros buszra van a lokális buszra csatlakoztatva. A találmány szerinti irányítástechnikai orientált multimikroprocesszoros berendezést a továbbiakban példakénti kiviteli alakjai segítségével, a mellékelt ábrákon ismertetjük részletesebben. Az 1. ábrán látható a találmány szerint kialakított berendezés blokkvázlata, a 2. ábrán látható a 8 bites mikroprocesszorhoz kiképezett memória és 1 /0 kezelő egység egy példakénti kiviteli alakja, a 3. ábrán látható a 16 bites mikroprocesszorhoz kiképezett memória kezelő egység egy példakénti kiviteli alakjának blokkvázlata, a 4. ábrán látható a megjelenítő egység egy példakénti kiviteli alakjának a blokkvázlata. Az 1. ábrán látható tehát a találmány szerint célszerűen irányítástechnikai feladatokra orientált multimikroprocesszoros vezérlőberendezés blokkvázlata, amely két 5 és 11 CPU-val kiképezett egységet tartalmazóan van kialakítva. Az adatáramlás a multimikroprocesszoros 1 buszon keresztül van megvalósítva. Ehhez van master modulként két 5 és 11 CPU csatlakoztatva, és mindegyik 5 és 11 CPU-hoz egy-egy lokális 2 busz van kapcsolva, továbbá az egyik 5 CPU egy 3 segédbuszon keresztül 7 bővítő modulra van csatlakoztatva és a két 1 és 2 busz közé első 8 memória, a lokális 2 buszhoz pedig első 6 1/0 egység van csatlakoztatva. A másik egységnél mind az 1, mind a 2 buszhoz második 10 memória és harmadik 13 memória van csatlakoztatva, míg a lokális 2 buszhoz második 9 1/0 egység van kapcsolva. Az 5 CPU egy 4 1 /0 és memória kezelő egységen, míg a II CPU 4 2 memória kezelő egységen keresztül össze van kapcsolva a mul4 193762 5 10 15 20 25 30 35 40 45 50 55 60 65 3
