193759. lajstromszámú szabadalom • Multiprocesszoros rendszertechnikai elrendezés digitális LSI, VLSI áramkörök tesztelésére
A rendszertechnikai elrendezés többi egysége csak a teszteléskor, külön parancsra kap tápfeszültséget. Az 5 időzítő generátor állítja elő 54 időzítőbuszán és 55 referencia feszültségbuszán az időzítő éleket és a méréshez szükséges programozott referencia feszültségeket. A 4 pattern processzor a multiprocesszoros rendszertechnikai elrendezés harmadik processzoros rendszere, mely előállítja mikroprogra.mozottan a teszteléshez szükséges meghajtó és várt mintákat, valamint összerendezi a programozott referencia feszültségeket és éleket a tesztelendő áramkörök kívánalmainak megfelelően. A 8 PIN elektronika teszi lehetővé programozott I/O csatornái segítségével a mérendő eszköz bemenetéinek meghajtását és kimeneteinek állapot-érzékelését, melyek vezérlését mind analóg, mind digitális jelek szempontjából a 4 pattern processzor végzi 44 digitálisbuszán és 45 analógbuszán keresztül. A 9 órajelmeghajtások olyan speciális, csak meghajtó üzemmóddal rendelkező PIN elektronika csatornák, melyek a 4 pattern processzor 45 analógbuszának és 44 digitálisbuszának megfelelően a csak meghajtást igénylő bemenetéit vezérlik a mérendő eszköznek. A 7 PIN elektronika kijelző a 8 PIN elektronika hibajeltárolóinak és folytonossági teszt esetén a 9 órajelmeghajtások speciális hibajeltárolóinak állapotát jelzik ki programozottan a 84, 94 kijelzőbuszon keresztül, és teszik lehetővé az információk elérését a 2 rendszervezérlő számára. A 10 mérendő eszköztápegységek biztosítják a programozott tápfeszültségeket a mérendő áramkör számára. Rendelkeznek beépített tápárammérési lehetőséggel is, mely információt a 2 rendszervezérlő értékeli. A 6 DC paramétermérő végzi a logikai változókat reprezentáló feszültség és áramértékek nagypontosságú programozott ellenőrzését. A mérendő eszközre a 8 PIN elektronika paramétermérő 82 bemenetén és a 9 órajelmeghajtások paramétermérő 92 bemenetén, valamint ezen egységek 83, és 95 ki/bemenetein keresztül csatlakozik. A találmány szerinti rendszertechnikai elrendezés célkitűzéseit megvalósította, nevezetesen: — tesztelés és a hozzákapcsolódó mérésadatgyűjtés és megjelenítés alatt programozási, javítási, szerkesztési vagy más integrált rendszer részeként adódó feladatok elvégzését teszi lehetővé, — külön programozó állomás nélkül biztosítja a mérendő eszközök vizsgálatához szükséges valamennyi lényeges funkció ellátását, ami 20—40%-os beruházási költségmegtakarítást eredményez, 5 — energiatakarékos tápeg'ységrendszerével kb. 30%-os energiamegtakarítás érhető el. SZABADALMI IGÉNYPONTOK 1. Multiprocesszoros rendszertechnikai elrendezés digitális LSI, VLSI áramkörök tesztelésére, amely tartalmaz pattern proceszszort (4), amelynek címbusza (41), adatbusza (42) és controllbusza (43), időzítő generátor (5), DC paramétermérő (6), PIN elektronika kijelző (7) és mérendő eszköztápegységek (10) címbuszára (51, 61, 71, 101), adatbuszára (52, 62, 72, 102) és controllbuszára (53,63,73,103), digitá - lisbusza (44) PIN elektronika (8) és órajelmeghajtások (9) digitálisbuszára (81, 91), analógbusza (45) a PIN elektronika (8) és az órajelmeghajtások (9) analógbuszára (85,93), időzítőbusza (46) és referencia feszültségbusza (47) az időzítőgenerátor (5) időzítőbuszára (54) és referencia íeszültségbuszára (55) van kötve, a DC paramétermérő (6) paramétermérő kimenete (64) a PIN elektronika (8) és az órajelmeghajtások (9) paramétermérő bemenetére (82,92), a PIN elektronika kijelző (7) kijelzőbusza (74) a PIN elektronika (8) és az órajelmeghajtások (9) kijelzőbuszára (84,94) csatlakozik, a PIN elektronikának (8) az órajelmeghajtásoknak (9) és a mérendő eszköztápegységeknek (10) mérendő eszközre csatlakozó ki/ /bemenete (83,95,104) van, azzal jellemezve, hogy tartalmaz továbbá intelligens terminált (1), amelynek első, második, harmadik interface ki/bemenete (11, 12, 13) van, az intelligens terminál (1) sorosbusza (14) rendszervezérlő (2) és rendszer tápegységek (3) sorosbuszára (25, 31) van kötve, a rendszervezérlő (2) címbusza (26), adatbusza (27), controllbusza (28) a pattern processzor (4), az időzítő generátor (5), a DC paramétermérő (6), a PIN elektronika kijelző (7) és a mérendő eszköz tápegységek (10) címbuszára (41,51,61,71,101), adatbuszára (42,52,62, 72,102) és controllbuszára (43,53,63,73, 103) csatlakozik, a rendszervezérlőnek (2) első, második vezérlő ki/bemenete (21,22) és első, második információs ki/bemenete (23,24) van. 2. \z 1. igénypont szerinti rendszertechnikai elrendezés, azzal jellemezve, hogy az intelligens terminál (1) tartalmaz RAM háttértárolót (1A), amelynek terminál CPU belsőbusza (A1 ) soros I/O ( 1B), CPU ( ICL párhuzamos I/O (1D), klaviatúra vezérlő (1E), mágneslemezes háttértároló vezérlő (1G) és grafikus display vezérlő (1H) terminál CPU belsőbuszára (B1,C1,D1,E1,GI, Hl) van kötve, a soros I/O (1B) sorosbusza (B2) egyben az intelligens terminál (1) sorosbusza (14), soros ki/bemenete (B3) egyben az intelligens terminál 6 5 193759 5 10 15 20 25 30 35 40 45 50 55 60 65
