193443. lajstromszámú szabadalom • Elrendezés nagysebességű aritmetikai műveletek elvégzésére,előnyösen különböző információs blokkhosszúságú gyors fourier transzformáció,valamint digitális szűrés esetén
193443 tok helyi értékét úgy csökkentjük, hogy a túlcsordulás ne következzen be. A találmány szerinti 20a első szorzó modul részletesebben a 6. ábra alapján ismertetjük. A 20a első szorzó modulnak 25a első szorzó áramköre, 25b második szorzó áramköre, 26 bemenő multiplexere és 27 leválasztó áramköre van. A 25a első szorzó áramkör bemenetéit a kilencedik átmenő MM1 vezeték csoporton keresztül a 26 bemenő multiplexer bemenetéire, kimenetei pedig az első átmenő AA1 vezeték csoportra vannak csatlakoztatva. A 26 bemenő multiplexer további bemenetei a hetedik átmenő MM1 vezeték csoportra, kimenetei pedig belső adat KK vezeték csoporton keresztül a 25b második szorzó áramkör bemenetéire vannak kötve. A 25b második szorzó áramkör további bemenetei a harmadik bemenő adat LL3 vezeték csoportra, kimenetei pedig a harmadik átmenő BB1 vezeték csoporton keresztül a 27 leválasztó áramkör bemeneteire vannak csatlakoztatva. A 27 leválasztó áramkör további bemenetei az első vezérlő RR1 vezeték csoportra, kimenetei pedig az ötödik átmenő CCI vezeték csoportra vannak kötve. A 13 művelet végző egység alapvetően az 1. ábrán gráffal ismertetett műveletsor végzi el, azzal a különbséggel, hogy ki van egészítve multiplexerekkel és leválasztó áramkörökkel, amelyek lehetővé teszik az első iterációs ciklusban az ablakfüggvénnyel történő szorzást. Ezek a 6. ábrán lévő 26 bemeneti multiplexer a 27 leválasztó áramkör, illetve a 21a első összeadó modulban és a 21b második öszszeadó modulban realizált átmenő multiplexer. A találmány szerinti 21a összeadó modult részletesebben a 7. ábra alapján ismertetjük. A 21a első összeadó modulnak 28a első összeadó áramköre, 28b második összeadó áramköre, 28c harmadik összeadó áramköre, 29 átmenő multiplexere, 30a első kimeneti regisztere és 30b második kimeneti regisztere van. A 28a első összeadó áramkör bemenetei első átmenő AA1 vezeték csoporton keresztül a 29 átmenő multiplexer bemenetére, valamint a negyedik átmenő BB2 vezeték csoportra, kimenetei pedig ötödik információs PP vezeték csoporton át a 29 átmenő multiplexer további bemeneteire vannak csatlakoztatva. A 28b második összeadó áramkör bemenetei első információs DD vezeték csoporton keresztül a 29 átmenő multiplexer kimeneteire és a 28c harmadik összeadó áramkör bemeneteire, valamint ötödik átmenő CCI vezeték csoporton át a 28c harmadik összeadó áramkör további bemenetére, második információs FF vezeték csoporton keresztül a 28c harmadik összeadó áramkör kimeneteire, kimenetei pedig harmadik információs GG vezeték csoporton át a 30a első kimeneti regiszter bemeneteire, valamint az első átviteli EE1 vezeték csoportra vannak kötve. A 28c harmadik összeadó áramkör még további bemenetei a második átviteli EE2 vezeték csoportra, további kimenetei pe-11 dig negyedik információs HH vezeték csoporton át a 30b második kimeneti regiszter bemeneteire vannak csatlakoztatva. A 30a első kimeneti regiszter további bemenetei az első vezérlő RR1 vezeték csoporton keresztül a 30b második kimeneti regiszter további bemeneteire, kimenetei pedig az első kimenő adat JJ 1 vezeték csoporton át a 30b második kimeneti regiszter kimeneteire vannak kötve. A 13 műveletvégző egység működését a harmadik vezérlő F vezetékköteg koordinálja. A 13 műveletvégző egység realizálása egyszerű módon a 4., 5., 6., 7. ábra alapján megtörténhet. A működőképes kapcsolást regiszterekből, multiplexerekből, N x N bites szorzókból és összeadó,- kivonó áramkörökből lehet összerakni. A találmány tárgyát képező elrendezés előnyei abban rejlenek, hogy csak a műveletvégző egység sebessége korlátozza a sebességet. Az alkalmazott bemeneti és kimeneti tároló egységek lehetővé teszik a megszakítás nélküli üzemet, egyszerűen illeszthető mind a bemenetén, mind a kimenetén. Felépítése legnagyobbrészt közepes integráltságú elemekből történik, így előállítása gazdaságos. SZABADALMI IGÉNYPONTOK 1. Elrendezés nagysebességű aritmetikai műveletek elvégzésére, előnyösen különböző információs blokkhosszúságú gyors Fourier transzformáció, valamint digitális szűrés esetén, melynek első belső adat vezetékköteggel és második belső adat vezetékköteggel összekötött átmeneti tároló egysége és címgeneráló egysége, valamint az első belső adat vezetékkötegre kapcsolódó koefficiens memóriája, továbbá a koefficiens memória bemeneteire első vezérlő vezetékkötegen, a tároló egység bemeneteire második vezérlő vezetékkötegen, a műveletvégző egység bemeneteire a harmadik vezérlő vezetékkötegen keresztül csatlakozó vezérlő egysége van, azzal jellemezve, hogy az elrendezésnek első átmeneti tároló egysége (12), második átmeneti tároló egysége (15) és címgeneráló egysége (16) is van, a címgeneráló egység (16) bemenetei ötödik vezérlő vezetékkötegen (H) keresztül a vezérlő egység (14) kimeneteire, kimenetei első cím vezetékkötegen (L) keresztül a koefficiens memória (11), második cím vezetékkötegen (M) át az első átmeneti tároló egység, harmadik cím vezetékkötegen (N) keresztül a második átmeneti tároló egység (15) bemeneteire vannak kötve, az első átmeneti tároló egység (12) további bemenetei részben második vezérlő vezetékkötegen (E) keresztül a vezérlő egység (14) további kimeneteire, részben pedig a második belső adat vezetékkötegen (B) át a műveletvégző egység (13) kimeneteire, illetve a második átmeneti tároló egység (15) további bemeneteire, kimenetei pedig az első belső adat vezetékkötegen (A) keresztül a koefficiens memória (11) és a má12 7 5 10 15 20 25 30 35 40 45 50 55 60 65
