192704. lajstromszámú szabadalom • Kapcsolási elrendezés több-portos memória kialakítására, különösen nagyfelbontású raszteres grafikus megjelenítőhöz
3 192704 4 módosítja és kiegészíti. Ennek az a célja, hogy az 1 memóriát négy egymástól függetlenül szegmentálható részre bontsa (lapozás). A 13 regiszter és vezérlőlogika megvalósítható egy kombinációs logika hálózatot reprezentáló PROM memóriával és egy regiszterrel, amely utóbbi a 12 címbusz meghajtó számára időlegesen tárolja a címet kiegészítő biteket. A 16 vezérlőlogika a rajzon nem ábrázolt, külső gyors célprocesszor vagy hardware képelem generátor (pl. egyenesgenerátor) F buszával folytatott adatkommunikációt vezérelve az F busz felől érkező kommunikációs MSYN jel és az F busz FST státuszjele alapján két biten (FBRQ jel, FBRQWjel) közli az F busz igényét a 4 prioritás logikával. A két lehetséges igény mindegyike az 1 memóriához való hozzáférés kérése, és az vagy az 1 memória 1-bites írására (pl. egyenes-nek megfelelő bitek írása bitenként) vagy 64- bites írására (az 1 memória gyors törlése) irányul. A 16 vezérlőlogika a 4 prioritás logika pozitív válasza (engedélyező FEN jel) esetén aktivizálja a 24 F címbuszra kapcsolódó 15 címbusz meghajtót és a 23 F adatbuszra kapcsolódó 14 adatbusz meghajtót, azaz lefoglalja az 1 memóriát az F busz számára, ezenkívül előállítja a kommunikációs válasz FSSYN jelet is. A 16 vezérlőlogika gyors működése az 1 memóriában tárolt virtuális kép F busz felöli gyors manipulálását teszi lehetővé. A 16 vezérlőlogika egy kombinációs logikai hálózatnak megfelelő PROM memóriával valósítható meg. A 18 vezérlőlogika a grafikus kép megjelenítésére szolgáló, a rajzon nem ábrázolt grafikus megjelenítő vezérlőegységéhez vezető, folyamatos működésű U3 busszal folytatott adatkommunikációt vezérelve, az U3 busz felöl érkező kommunikációs U3MSYNjel és a 26 U3 címbusz jelei alapján, egy biten (U3BRQ jel) közli az U3 busz igényét az 1 memória olvasására. A 18 vezérlőlogika a 4 prioritás logika pozitív válasza (engedélyező U3EN jel) esetén aktivizálja a 17 címbusz meghajtót, azaz lefoglalja az. 1 memóriát az U3 busz számára, ezen kívül előállítja a kommunikációs válasz U3SSYN jelet is. A 18 vezérlőlogika egy kombinációs logika hálózattal, előnyösen egy ennek megfelelő PROM memóriával valósítható meg. A rendszer negyedik protja a dinamikus 1 memória frissítésére szolgál. A pl. föld RFSH jel folyamatosan frissítési kérelmet közöl a 4 prioritás logikával. A 4 prioritás logika pozitív válasza (engedélyező REFEN jel) esetén a 19 címbusz meghajtó aktivizálódik, és a 20 címgenerátor által szolgáltatott címjelt a 29 belső címbuszra kapcsolva lefoglalja a dinamikus 1 memóriát a soronként történő frissítés számára. A 20 címgenerátor a dinamikus 1 memória összes RAS órajel fázisban érvényes sorcímét előállítja, így az eljárás a teljes tárolt virtuális kép frissítésére alkalmas, nemcsak az ennél kisebb, éppen megjelenített aktuális kép frissítésére. Az ábrán szemléltetett kapcsolási elrendezés működését lényegében a 4 prioritás logika irányítja. Feladata alapvetően az egyes portok kéréseinek periodikus, kötött prioritássorrend szerinti elbírálása és kiszolgálása. A 4 prioritás logika a 2 óragenerátorról érkező RAS és CAS órajelekkel ütemezve működik. Bemenetén az U1 buszról érkező U1BRQ, U1BRQWB és U1BRQWW jeleket, az F buszról érkező FBRQ és FBRQW jeleket, az U3 buszról érkező U3BRQ jelet, az állandó frissítést kérő RFSFÍ jelet és a grafikus megjelenítő nem ábrázolt vezérlőegysége által előállított sorkioltási HRTC jelet fogadja, és ezek felhasználásával állítja elő rendre az egyes portok engedélyező U1F.N, FEN, U3EN és REFEN jeleit, a 3 órajel elosztót vezérlő MODE jeleket, a dinamikus 1 memória írís/olvasását vezérlő WR jelet, a 6 kimeneti regisztert bn'ró U1LOAD jelet és a 8 átmeneti regisztert beíró L3LOAD jelet. A 4 prioritás logika önmagukban ismert regiszterből, ennek kimenetére csatlakozó prioritás dekódoló egységből (pl. SN74147 típusú integrált áramkörből) és ez utóbbi kimenetére csatlakoztatott kombinációs logikai kapuáramkörökből építhető fel. A RAS órajel vezérli a regiszter beírását, amely regiszter bemenetéire vannak kapcsolva az U3 busz kérőjele, a 30 vonalén a EIRTC jel, továbbá az F busz, az U1 busz és a frissítés kérőjelei. A dekódoló egység az előbbi soríendnek megfelelő prioritással állítja elő a MODE jeleket. A HRTC jelnek is frissítést előíró MODE jel felel meg. A MODE jelekből — és a REFEN jel esetén a CAS órajelből - a kapuáramkörök állítják elő az engedélyező U3EN, FEN, U1EN és REFEN jeleket, az rás/olvasás WR jelet és a beíró U1LOAD és U3LOAD ^eleket. A prioritás sorrend a 4 prioritás logika két alapvető működési módjában különbözőképpen van meghatározva. A képrajzolás aktív ideje alatt, amikor a HRTC jel értéke logikai Q és az U3 busznak periodikusan el kell érnie a dinamikus 1 memóriát, az U3 busz kapja a legnagyobb prioritást. Ebben az állapotban a gyors F busz a második, a lassú U1 busz a harmadik, a frissítés pedig a negyedik prioritási szinten működik. A képrajzolás szünetében, a sorkioltási idő alatt, amikor a HRTC jel értéke logikai 1, az U3 busz prioritása továbbra is az első szinten marad, hiszen a sorkioltási idő lejárta előtt már megindul az 1 memória olvasása, és ezt feltétlenül ki kell szolgálni, a frissítés prioritása viszont a második helyre kerül. Ebben az állapotban a gyors F busz a harmadik, a lassú U1 busz a negyedik prioritási szinten működik. Ez az előnyös megoldás azt biztosítja, hogy a dinamikus 1 memória frissítésére még akkor is sor kerüljön, ha a képrajzolás aktív ideje alatt az U3 busz és a gyors F busz a frissítésnél magasabb prioritással a dinamikus 1 memóriát az időben folyamatosan lefoglalná. A 4 prioritás logika által előállított WR jel feladata a dinamikus 1 memória egyes szegmenseinek írás-olvasás vezérlése, a MODE jel a 3 órajelelosztót vezérli és meghatározza az 1 memória különböző üzemmódjait (16-bites, szavas olvasás az U1 buszon. 8-bites, byte-os vagy 16-bites írás az Ül buszon; 1-bites vagy 64-bites írás az F buszon; 64-bites olvasás az U3 buszon; csak frissítés a 19 címbusz meghajtóval soronként címezve). A 4 prioritás logika által előállított U1LOAD jel a dinamikus 1 5 10 15 20 25 30 35 40 45 50 55 60
