184514. lajstromszámú szabadalom • Elrendezés egy külső busz (MBUS) és kisajátítható tipusai számítógép buszok (KTBUS) összekapcsolására különös tekintettel (mikro)processzor vezérelt intelligens interfész kialakítására
1 184 514 2 ■<í A találmány szerinti elrendezés egy vagy több, a külső buszra (továbbiakban MBUS) csatlakozó (mikro)proceszszor segítségével alkalmas egy kisajátítható típusú számítógépbuszon (továbbiakban KTBUS) az ott szabványos interfészek szoftver-kompatibilis szimulálására, az MBUS-ra csatlakozó perifériák KTBUS-tól független vezérlésére, ugyanakkor az MBUS-ról a teljes KTBUS címtartomány, a KTBUS-ról az MBUS összekapcsolási címtartománya közvetlenül, a teljes MBUS címtartomány indirekt módon hozzáférhető. A számítógépek teljesítményének növelése igényli, a mikroprocesszor-technika gyors fejlődése pedig lehetővé is teszi, hogy a számítógép szerves részeként mikroprocesszoros egységeket alkalmazzunk részfeladatok elvégzésére. A mikroprocesszorok (mikroszámítógépek) és a számítógép kapcsolatát tekintve különböző megoldások ismertek. Ezek közül intelligens interfész kialakítására jól bevált az az eset, amikor egy mikroszámítógép a saját és a számítógép buszrendszerét együttesen használva, a számítógép irányításával végzi a feladatát. A két buszrendszer illesztése határozza meg az együttes rendszer tulajdonságait és lehetőségeit. INTEL 8080 mikroprocesszorbusz és UNIBUS illesztésére egy megoldást a Proceedings of the Symposium on Microcomputer and Microprocessor Application, Budapest, 17—19. Oct. 1979., p. 131—135. dolgozatban találunk. A szerzők számos, konkrét alkalmazási lehetőséget is felsorolnak. Egy másik megoldás a Zilog 780 mikroprocesszorbusz és az UNIBUS illesztését, mutatja be (UMC-Z80 Processor Board, Product Specification, July, 1979., Associated Computer Consultant, U.S.A.). Az INTEL 8080 és az UNIBUS között a dolgozat szerint kialakított kapcsolatnak néhány hiányossága van. A két buszrendszer között csak egyirányú a kezdeményezés. Az UNIBUS felől nem lehet kisajátítani a mikroprocesszorbuszt és ez csökkenti a kapcsolat hatékonyságát. A két busz kapcsolata nem tartalmaz olyan kölcsönösen közvetlenül hozzáférhető memóriát, amely alkalmassá tenné az INTEL 8080-at UNIBUS szabványú interfészek szimulálására. A Z80 mikroprocesszor és az UNIBUS illesztés lényegesen több hatékonyságnövelő megoldást tartalmaz. A kölcsönösen közvetlenül hozzáférhető memória mellett az UNIBUS teljes vezérlésére is alkalmas. Ennek a megoldásnak is van azonban néhány hiányossága. A kölcsönösen közvetlenül hozzáférhető memória UNIBUS-ról történő írása vagy olvasása esetén a memóriaművelet paraméterei csak egyszeres mélységben őrződnek meg. Ez a tény egy kényszerszinkronizálást eredményez a mikroszámítógép és a számítógép programjai között. UNIBUS oldalról ennél a megoldásnál sem lehet hozzáférni a Z80 buszához. A két busz között direkt memória-hozzáférésen alapuló, nem processzor által irányított adatátvitel van. Ez a megoldás nem teszi lehetővé, hogy a Z80 mikroprocesszor közvetlen címzéssel hozzáférjen az UNIBUS valamelyik címéhez. A találmány célja az előzőeken túl olyan megoldás kialakítása, amely esetén a kölcsönösen közvetlenül hozzáférhető memórián végzett műveletek paraméterei többszörös mélységben megőrződnek (több egymás utáni műveleté a művelet sorrendjében); a KTBUS-ról a külső busz teljes címtartománya indirekt módon, ebből az összekapcsolási címtartományba eső rész direkt módon hozzáférhető; a külső buszról viszont a KTBUS teljes címtartománya közvetlenül hozzáférhető. Az ezekkel a tulajdonságokkal kiegészített berendezés csökkenti a mikroprocesszor és a számítógép programjai közötti kényszerszinkronizációt, lehetővé teszi, hogy a mikroszámítógép programmemóriáját a KTBUS-on jelöljük ki (mikroprocesszor-programfejlesztés esetén), továbbá biztosítja, hogy a KTBUS irányából a külső buszon elhelyezett egységek hozzáférhetők legyenek (központi diagnosztika kialakítására). A találmány szerinti elrendezés a fenti tulajdonságokkal jól alkalmazható intelligens interfész létrehozására. A találmány KTBUS és MBUS illesztésére szolgáló elrendezés, amelynek meghatározója az MBUS kisajátításvezérlő, a KTBUS kisajátításvezérlő, az összekapcsolási címtartomány-érzékelő, az MBUS-KTBUS csatoló, az MBUS-KTBUS illesztésvezérlő a hozzá tartozó vezérlőbusszal, valamint a FIFO-val kiegészített RAM memória (továbbiakban FRAM memória). Az MBUS és KTBUS összekapcsolásának egy megvalósítása az 1. ábrán látható. Az 1 KTBUS jellemzői az adott számítógéptípustól függenek, a találmány megvalósíthatósága szempontjából az szükséges, hogy a buszt kisajátítva, a processzortól független vezérléssel is végrehajthatók legyenek a buszműveletek. Ez a követelmény a modem számítógépbuszok, például a Digital Equipment Corporation PDP-11 számítógépének UNIBUS-a esetén teljesül. A 2 MBUS tényleges kialakítását a vezérlésre kiválasztott processzorok típusa és száma határozza meg, azzal a kikötéssel, hogy a 2 MBUS kisajátítható legyen processzortól független buszművclctek elvégzésére. Az MBUS egy lehetséges megvalósítása például az INTEL által alkalmazott MULTIBUS. Az MBUS 3 kisajátításvezérlő egy szinkron szekvenciális hálózat, amely rácsatlakozik az 1 KTBUS-ra, a 2 MBUS-ra és a 9 vezérlőbuszra, és végrehajtja a 2 MBUS kisajátítását. Az összekapcsolási 4 címtartomány-érzékelő egy logikai hálózat, amely rácsatlakozik az 1 KTBUS-ra, a 2 MBUS-ra és a 9 vezérlőbuszra, és jelzi, ha az 1 KTBUS-on az összekapcsolási címtartományba eső cím van jelen. A KTBUS 5 kisajátításvezérlő egy aszinkron szekvencionális hálózat, amely az 1 KTBUS-ra, a 2 MBUS-ra és a 9 vezérlőbuszra csatlakozik, és végrehajtja az 1 KTBUS kisajátítását. Az MBUS-KTBUS 6 csatoló buszvevő és kikapcsolható buszmeghajtó áramkörökből áll, amelyek rácsatlakoznak az 1 KTBUS-ra, a 2 MBUS-ra és a 9 vezérlőbusz jelei hatására végrehajtják az 1 KTBUS és 2 MBUS össze-, illetve szétkapcsolását. Az MBUS-KTBUS 7 illesztésvezérlő a 2 MBUS-ról írható és olvasható tárolóelemekből áll, amelyek kimenetei rácsatlakoznak a 9 vezérlőbuszra. A 7 illesztésvezérlő határozza meg az 1 KTBUS és 2 MBUS összekapcsolódásának feltételeit. A 8 FRAM memória RAM és azt célszerűen kiegészítő FIFO tárolóelemekből áll. Ez utóbbi kiegészítés a címző vonalak értékének hozzáférési sorrendben történő megőrzését biztosítja. A 8 FRAM a 2 MBUS-ra csatlakozik. A 2 MBUS-on és az 1 KTBUS-on a buszműveletek mindaddig függetlenek egymástól, amíg valamelyik irányból buszkisajátítás műveletet nem kezdeményeznek. Az 1 KTBUS irányából a 4 címtartomány-érzékelő összekapcsolási címet érzékelve kezdeményezi a 2 MBUS 5 10 15 20 25 30 35 40 45 50 55 60 65 2
