182896. lajstromszámú szabadalom • Illesztőegység nagysebességű, bitsoros hozzáférésű perifériák és digitális számítógépek ki-, beviteli csatornáinak összekapcsolására
1 182 896 2 aktuális adatbyte-ot ki lehessen jelezni, tekintettel arra, hqgy két adatpuffer van a rendszerben. A kijelzés számára a paritásbitet egy külön paritásgenerátor hálózat generálja azért, mert egyrészt bemenő' oldalon a paritásgenerálás közvetlenül a csatornánál történik, másrészt pedig nem tároljuk le a kimenő buszon érkező adat paritásbitjét. Amennyiben a csatorna nem kíván egy teljes szektort felírni, akkor a fennmaradó helyre tiszta nullát kell generálni. Ezt a „nulla felírást vezérlő logika” végzi. Ez a logika detektálja, hogy befejeződött az adatátvitel és ilyenkor a kimeneti busz multiplexer kimenetére tiszta nullát kényszerít. A diszk oldali vezérlés a csatomaoldali aszinkron adatátvitel résszel, egy „hand-shaking” jelpárral tart kapcsolatot. Ennek a jelpámak az a feladata, hogy ütemezze az adatátvitelt a diszk és a csatornaoldali rész között. A diszkek soros információs és egyéb vezérlőjelei nem közvetlenül kapcsolódnak a vezérlőegységekhez, hanem megfelelő multiplexer rendszer segítségével, amelynek vezérlését a disz cím puffer regiszter kimenete alapján végezzük. A találmány szerinti illesztőegységet a rajzon bemutatott példakénti kiviteli alak kapcsán ismertetjük részletesebben. A rajzon: az 1. ábra a találmány szerinti illesztőegység tömbelrendezését vázolja a környezethez való kapcsolódás feltüntetésével. Az 1A ábra cím- és buszkezelő egységeket, az 1B ábra adatkezelő egységeket, az IC ábra számláló egységeket, az 1D ábra vezérlőegységeket, az 1E ábra hibaregiszter és sense mulitplexert, az 1F ábra paritáshiba és parancsregisztereket, az 1G ábra byte-számláló és vezérlést, a 2. ábra a csatomaválasztó regiszter logikai kapcsolási rajzát, a 3. ábra az „első olvasott byte kész” logika kapcsolási rajzát, a 4. ábra a diszk-paritáshiba detektor logikai kapcsolási rajzát, az 5. ábra a’ szektor cím hibadetektor logikai kapcsolási rajzát, a 6. ábra a „diszk vége” detektor logikai kapcsolási rajzát és a 7. ábra az aszinkron vezérlő flip-flop pár logikai kapcsolási rajzát tünteti fel. Az 1. ábra a találmány szerinti illesztőegység egészét ismerteti tömbvázlatszerűen, a környezethez, tehát a számítógép ki- és beviteli csatornáihoz (például ESZR csatornákhoz) és diszkekhez való kapcsolódásának feltüntetésével. Az 1A-G ábrák az 1. ábrán feltüntetett egyes funkcionális és vezérlő egységeket részletezik. Az 1. ábrán feltüntetett DFE diszkoldali funkcionális egységek és CSFE csatornaoldali funkcionális egységek FEB funkcio nális egységek buszán keresztül kapcsolódnak egymáshoz. Az FEB funkcionális egységek busza 3 csatornaválasztó regiszter 3c és 3d kimeneteivel, 5 főfázisregiszter 5f vezérlősínével, 6 foglaltsági folyamatot megvalósító vezérlőegység 6c vezérlősínével, 7 aszinkron adatátvitelt vezérlő egység 7c vezérlősínével, 8 diszkvezérlő egység 8d vezérlősínével és 9 diszkoldali vezérlőjel demultiplexer 9b bemenetével van összekötve. Az 1 kiválasztó logika az egyik I csatorna számára, a 2 kiválasztó logika a másik II csatorna számára van 4 5 10 15 20 25 30 35 40 45 50 55 60 65 megvalósítva. Az 1 kiválasztó logika la bemenetére csatlakoznak az I csatorna megfelelő vezérlőjel vezetékei. Ugyanígy a 2 kiválasztó logika 2a bemenetére csatlakoznak a másik II csatorna megfelelő vezérlőjel vezetékei. A két 1, 2 kiválasztó logika közötti szinkronizálási kapcsolatot az 1b, illetve 2b ki-bemenetek biztosítják. Az 1 kiválasztó logika 1c ki-bemenete a 3 csatornaválasztó regiszter 3a ki-bemenetére, míg a 2 kiválasztó logika 2c ki-bemenete a 3 csatornaválasztó regiszter 3b ki-bemenetére van kötve. A 3 csatornaválasztó regiszter 3c, illetve 3d kimenetei jelzik azt az információt, amely az éppen hozzárendelt csatornát jelenti. A 3 csatornaválasztó regiszter 3f kimenete, a 4 bemeneti multiplexer-demul tiplexer rendszer 4g bemenetére csatlakozik. A 3 csatorn aválasztó regiszter a 3e ki-bemeneteken keresztül kapcsolódik az 5 főfázisregiszterhez, annak az 5a ki-bemenetein keresztül. A 4 bemeneti multiplexer-demultiplexer rendszer 4b, illetve 4c ki-bemeneteire az egyik I csatorna megfelelő vezérlőjelei vannak kötve, amíg a 4a és a 4d ki-bemeneteire a másik II csatorna megfelelő vezérlőjelei érkeznek. A 4e ki-bemenet a 6 foglaltsági folyamatot megvalósító vezérlőegység 6a ki-bemenetével van kapcsolatban, a 4f ki-bemenet pedig az 5 főfázisregiszter 5b ki-bemenetével van összekötve. Az 5 főfázisregiszter és a 6 foglaltsági folyamatot megvalósító vezérlőegység egymással az 5c ki-bemeneten keresztül, valamint a 6b ki-bemeneten keresztül tart kapcsolatot. Az 5 főfázisregiszter 5e ki-bemenete a 8 diszkvezérlő egység 8a ki-bemenetén keresztül tart kapcsolatot a periféria oldallal. Az 5d ki-bemenet pedig a 7 aszinkron adatátvitelt vezérlő egység 7a ki-bemenetével van összekötve. Ezen összeköttetés segítségével történik a szinkron 5 főfázisregiszter és a 7 aszinkron adatátvitelt vezérlő egység össze szinkronizálása. A 7 aszinkron adatátvitelt vezérlő egység, valamint a 8 diszkvezérlő egység a 7b, illetve 8b ki-bemeneteken keresztül tart egymással kapcsolatot. Ezáltal szinkronizálás valósul meg. A 8 diszkvezérlő egység 8c ki-bemenete a 9 diszkoldali vezérlőjel demultiplexerének 9a ki-bemenetével van összekötve. A 9 diszkoldali vezérlőjel demul tiplexer 9c, 9d, 9e és 9f ki-bemeneteihez csatlakoznak az egyes diszkek. A 9 diszkoldali vezérlőjel demultiplexer vezérlését a 16 diszk cím puffer (1 A ábra) 16b kimenete vezérli, ami a 9 diszkoldali vezérlőjel demultiplexer (ID ábra) 9b bemenetére van kötve. A 10 csatornaoldali információs busz vevő hálózat (1A ábra) 10a bemenetére csatlakozik az I egyik csatorna kimenő busza, míg a 10b bemenetére a másik II csatorna kimenő busza. A 10c buszkimenet a 29 kimenőbusz multiplexer (1B ábra) 29a bemenetére, valamint a 13 készülék cím regiszter (1A ábra) 13b bemenetére és a 11 címfelismerő hálózat 11a bemenetére csatlakozik. A másik a lOd buszkimenet, egyrészt a 29 kimenőbusz multiplexer (1B ábra) 29b bemenetére, másrészt a 13 készülék cím regiszter (1A ábra) 13a bemenetére, és a másik 12 címfelismerő hálózat 12a bemenetére csatlakozik. A két 11, 12 címfelismerő hálózat lehetővé teszi, hogy csatornánként külön-külön lehessen címet beállítani. A 12 címfelismerő hálózat 12b bemenetére az egyik huzalozott cím, míg a 11 címfelismerő hálózat 11b bemenetére a másik huzalozott cím van kötve. A 12c, illetve 11c kimenetek a címek felismerését jelentik. Ezen kimenetek az 1 és 2 kiválasztó logika (1D ábra) la, 2b bemenetelhez csatlakoznak. A 13 készülék cím regiszter (1A ábra) beíró bemenetei a 13e, illetve a 13f bemenet. A 13e bemenet az 5 főfázisregiszter 5f vezérlősínéhez (1D ábra), a 13f bemenet pedig
