181834. lajstromszámú szabadalom • Multiprocesszor rendszer
7 181834 A KBI bemeneten a jelnek a DEL késleltetőtag által előidézett késleltetése után a KBI5 és KBI7 kimeneten a jelek egymás után alacsony potenciálra kerülnek, amikor a PHCLK bemeneten a fázisszámláló vezérlő jel először alacsony, és azután magas potenciálra kerül. Következésképpen az összes Y, X és Z mikroszámítógép-rendszer első PHO kimenetének fázisjele, második PH1 kimenetének fázisjele és KBO kimenet jele egyidejűleg megváltozik, és így a KB vezeték újra aktivizálódik, és az összehasonlítás egy második fázisa indul meg (VIII időpont, 3-5. ábrák). Mivel ebben az időpontban a KB vezeték alacsony, és az összes összehasonlító KBI bemenet magas potenciálúvá változik, egy meghatározott késleltetés után a KBI7 kimeneten a jel is magas szintű lesz, miközben az első programozható PALI logikai elrendezésen át bekövetkezik az ENG kimeneten a jel változása és egyidejűleg megindul valamennyi KC számláló inkrementálási folyamata (IX időpont, 3-5. ábrák). Tételezzük fel, hogy az X mikroszámítógép rendszer KC számlálója (3. ábra) tartalmazza a legnagyobb BK bináris számot és ezzel a legkisebb BK komplemenst. Ez a KC számláló fog ezért elsőként az RC kimeneten átvitelt előállítani, miközben bekövetkezik a PHCLK bemeneten a fázisszámláló-vezérlő jel másodszori változása, amely az első PHO kimeneten a fázisjelet magas szintre hozza és ezzel a megfelelő AL csatlakozó logika összehasonlító KBO kimenetét alacsony szintre hozza, valamint előidézi az ENG kimenet jelének az inkrementálási folyamatot befejező változását (X időpont, 3. ábra). Tételezzük fel továbbá, hogy az X mikroszámítógép-rendszer az utolsó összehasonlításnál a legkisebb BK bináris számot határozta meg, amikor az ellenőrző bit Co = 1. Ebben az esetben, mivel a KB vezeték még mindig alacsony, és valamennyi összehasonlító bemenet, valamint a második fázist ellenőrző második PH fázisjel magas potenciálon van (X időpont, 3. ábra), a második programozható PAL2 logikai elrendezésen át a ZIACT kimeneten a jel megváltozik. Az első PHO kimenet fázisjeléhez képest a PHOR kimeneten késleltetve fellépő órajel változásakor a harmadik 6 JK flip-flop CLK órajel bemenetén (XI időpont, 3. ábra) a 6 JK flip-flop GL kimenetével összekötött ZINT bemeneten hozzárendelés megszakítás keletkezik, amelynek segítségével az X mikroszámítógép-rendszer CPU processzora a párhuzamos IF interface egység ZINT bemenetén át megindul, hogy az RAM írás-olvasás tárolóban a BK bináris szám mellett tárolt Co ellenőrző bitet egyről nullára változtassa. 4 ' Tételezzük fel továbbá, hogy a Z mütfoszámítógép-rendszer (5. ábra) a megelőző összehasonlításnál a Co = 0 ellenőrző bitet tárolta, viszont a jelenlegi összehasonlításnál a legkisebb BK bináris számmal és így a legnagyobb BK komplemenssel rendelkezik, úgyhogy itt az RC kimeneten az átvitel utoljára megy végbe (XII időpont, 5. ábra). Ekkor az első PHO kimeneten a fázisjel és a KB vezeték magas és az összehasonlító KBO kimenet, valamint az összes összehasonlító KBI bemenet alacsony potenciálra kerül. Az első PHO kimenet fázisjeléhez képest a PHOR kimeneten késleltetve fellépő órajel változásakor, amely a harmadik 6 JK flip-flopról érkezik (XIII időpont, 5. ábra), a 6 JK flip-flop CL kimenetén és a ZINT bemeneten hozzárendelési megszakítás lép fel, amelynek segítségével a Z mikroszámítógép-rendszer CPU processzora a párhuzamos IF interface egység ZÏNT bemenetén át megindul, hogy az RAM írás-olvasás tárolóban a BK bináris szám mellett tárolt Co ellenőrző bitet nulláról egyre változtassa. Ezzel, mint már említettük, a Z mikroszámítógép-rendszerhez tartozó felvonó hozzárendelhető a figyelembe vett emelethez és ezt foga kiszolgálni. Ha a második fázisban az összehasonlítás azt mutatja, hogy több rendszer pontosan ugyanazt a BK bináris számot határozta meg, akkor egy részletesen le nem írt harmadik fázisban egy, a prioritást meghatározó alkalmas berendezéssel meghatározható az optimális rendszer. Szabadalmi igénypontok: 1. Multiprocesszor rendszer, amely több processzorból áll, amelyek egy közös, az egyes processzorok között az adatátvitelt végző gyűjtővezetékre csatlakoznak, ahol mindegyik processzor egy cím-, adat- és vezérlővezetékekből álló buszon át legalább egy fixértéktárolóval, írás-olvasás tárolóval és beviteli, illetve kihozatali egységekkel van összekötve, azzal jellemezve, hogy a processzorok (CPU) egy-egy egy DMA egységből (DMA), egy párhuzamos interface egységből (IF), egy csatlakozó logikából (AL) és egy buszmeghajtó egységből (BT) álló csatoláson át egy vezetékkel (KB) vannak összekötve. 2. Az 1. igénypont szerinti multiprocesszor rendszer kiviteli alakja, azzal jellemezve, hogy a csatlakozó logika (AL) egy számlálóval (KC) rendelkezik, amely közvetlenül a bírsz (B) adatvezetékeivel van összekötve. 3. Az 1. vagy 2. igénypont szerinti multiprocesszor rendszer kiviteli alakja, azzal jellemezve, hogy a csatlakozó logika (AL) egy további számlálóval (PHC, egy késleltetőtaggal (DEL) és egy első programozható logikai elrendezéssel (PALI) rendelkezik, amely a bináris szám (BK) átvitelének befejezését jelző kimenettel (ACCGRO), egy első és második kimenettel (PHO, PH1) és egy további számláló (PHC) egy bemenetével (PHCLK), valamint a késleltetőtag (DEL) egy első és második kimenetével (KBI5, KBI7) van összekötve, továbbá a csatlakozó logika (AL) egy első NOT-kapun (1) át a további számláló (PHC) első kimenetére (PHO) csatlakozó kimenettel (KBO) és a késleltetőtag (DEL) egyik bemenetére csatlakozó bemenettel (KBI) rendelkezik, amely a buszmeghajtó egységen (BT) át a vezetékkel (KB) van összekötve. 4. Az 1-3. igénypontok bármelyike szerinti multiprocesszor rendszer kiviteli alakja, azzal jellemezve, hogy a számláló (KC) egy inkrementáló csatlakozója (ÉNT) egy második NOT-kapun (2) át egy kimenettel (ENG) és a számláló (KC) egy átviteli csatlakozója (RC) az első programozható logikai elrendezés (PALI) egyik bemenetével (RC) van összekötve. 8 5 10 15 20 25 30 35 40 45 50 55 60 65 4
