181833. lajstromszámú szabadalom • Berendezés processzorok hozzáférésének vezérlésére adatvezetékhez
3 181833 4 továbbléptetésekor időben egymás után tapogatják le, hogy megállapítsák, hogy melyik processzor küldte a felszólítást. Célunk a találmánnyal az említett ismert megoldások hátrányainak kiküszöbölése, és olyan berendezés létrehozása, mikroprocesszorok hozzáférésének vezérlésére egy adatvezetékhez, amely kevesebb vezetékkel rendelkezik, és amelynek segítségével az elérési prioritás gyorsabban meghatározható. A kitűzött feladatot a találmány szerint úgy oldjuk meg, hogy a busz felszólítási ciklus végrehajtásához két vezetéket alkalmazunk, és egy első fázis folyamán az első vezetéket ahhoz a processzorhoz rendeljük hozzá, amely elsőként küldött egy hozzáférési felszólítást, és egy második fázis folyamán egy processzorra jellemző információt egy prioritási jel késleltetésévé alakítunk át, ezt a jelet a második vezetékre adjuk, úgyhogy több processzorról egyidejűleg beérkező hozzáférési felszólításoknál a második vezetéket ahhoz a processzorhoz rendeljük hozzá, amelynek prioritási jele a legkisebb értékben van késleltetve, és amely ezáltal a prioritással rendelkezik az adatvezeték eléréséhez, továbbá egy harma dik fázisban végrehajtjuk a tulajdonképpeni adatát vitelt. A találmány szerinti megoldás előnye, hogy soros átviteli technika alkalmazásánál és tetszőlegesen sok résztvevő esetén összesen mindössze három vezetékre van szükség, mégpedig két vezetékre a buszhozzáférés konfliktusmentes vezérlésére, és egy vezetékre a soros adatátvitelhez. További előnyt jelent az, hogy a hozzáférés vezérléséhez szükséges további logikaként szabványos soros interface egységet lehet alkalmazni, amelyet viszonylag kis ráfordítással meg felelően módosítunk és kiegészítünk. A találmány tárgyát kiviteli példa és rajz alapján ismertetjük részletesebben. A rajzon az 1. ábra a találmány szerinti berendezés tömbvázlata, a 2. ábra az 1. ábra szerinti berendezés logikai áramköre, a 3. ábra a logikai áramkör be- és kimenő jeleinek, illetve a csatlakozó vezetékeken fellépő jeleknek az, idő-diagramja egy felszólítási ciklus folyamán és a 4. ábra a prioritási be- és kimenetek jeleinek, valamint a prioritási vezetékek jeleinek idő-diagramja két egyidejűleg fellépő hozzáférési felszólításnál. Az 1. ábrán három egymástól független, X, Y és Z mikroszámítógéprendszert tüntettünk fel. Az X, Y és Z mikroszámítógép-rendszerek CPU mikroprocesszorai ismert módon cím-, adat- és vezérlő vezetékekből álló B buszon át további fel nem tüntetett, a mindenkori rendszerhez hozzárendelt írás-olvasás tárolókkal, fixérték-tárolókkal és input-output egysé gekkel vannak összekötve. Mindegyik X, Y, Z mikroszámítógép-rendszer egy soros IF interface egységből, egy LS logikai áramkörből és egy BT buszmeg. hajtó egységből álló csatoláson át egy SB—DATA adatvezetékre, valamint egy első és egy második, a hozzáférési prioritás meghatározására szolgáin SB-BREQ és SB—BAY vezetékre csatlakozik. A 2. ábra szerint az LS logikai áramkör egy első BT1 buszmeghajtó egységen át az első SB-BREQ vezetékkel összekötött A1 felszólítási kimenettel, egy második BT2 buszmeghajtó egységen át a második SB-BAV vezetékkel összekötött A2 prioritási kimenettel és egy harmadik BT3 buszmeghajtó egységen át az SB—DATA adatvezetékkel összekötött A3 adatkimenettel rendelkezik. Az El, E2 olvasó- és az E3 adatbemenetek a BRI, BT2 és BT3 buszmeghajtó egységekkel vannak összekötve, és ezeken keresztül az SB-BREQ, SB-BAV vezetékek, illetve az SB-DATA adatvezeték jelállapotát leolvasó bemeneteket képeznek. A C számláló négy párhuzamos PRO, PR1, PR2 és PR3 bemenettel rendelkezik, amelyek egy fel nem tüntetett, az X, Y és Z mikroszámítógép-rendszerhez hozzárendelt párhuzamos interface egységgel vannak összekötve, és amelyeken át a megfelelő CPU processzor prioritását kifejező bináris szám betáplálható. Egy első G1 kapuelrendezés egy 1 NAND kapuból és egy 2 JK flip-flopból áll, amelynek K, J bemenetei az El, E2 olvasó bemenetekkel vannak összekötve, és amelynek Q kimenete az 1 NAND_kapu egyik bemenetével van összekötve, valamint Q kimenete a C számláló inkrementáló LOAD bemenetére csatlakozik. A 2 JK flip-flop S bemenete a 3 NOT kapun át a soros IF interface egységnek egy BREQ hozzáférési utasítást kiadó RTS csatlakozójával van összekötve. Az 1 NAND kapu kimenete a BREQ hozzáférési utasítást továbbító A1 felszólítási kimenettel van összekötve. Egy második G2 kapuelrendezés egy további 4 JK flip-flopból áll, amelynek J bemenete a C számláló RC átviteli csatlakozójával van összekötve, és amelynek K bemenete és Q kimenete egymással össze vannak kötve és az A2 prioritási kimenetre csatlakoznak. A 4 JK flip-flop Ö kimenete az SB-DATA adatvezeték hozzáférhetőségét jelző CTS bemenettel van összekötve a soros. IF interface egységen, valamint az 1 NAND kapu egy további bemenetével van összekötve. A 4 JK flip-flop R bemenete az első G1 kapuelrendezés 2 JK flip-flopjának S bemenetével van összekötve. Az A3 adatkimenet és az E3 adatbemenet egy-egy, 5, 6. NOT kapun át az OUT adatkimenettel és egy IN adatbemenettel van van összekötve a soros IF interface egységen. Az LS logikai áramkörbe bevezetendő ütemjel számára szükséges csatlakozókat és összeköttetéseket nem tüntettük fel. A BR1-BT3 buszmeghajtó egységek, valamint a soros IF interface egység a kereskedelemben kapható alkatrész, például a Texas Instruments SN 75 138, illetve TMS 99 02 típusjelű gyártmányai. A találmány szerinti berendezés a következőképpen működik: Például az X mikroszámítógép-rendszer processzorénak hozzáférésekor az SB—DATA adatvezetékhez vezéreljük a hozzá tartozó soros IF interface egységet és egy BREQ hozzáférési felszólítást küldünk az RTS csatlakozón és az első G1 kapuelrendezésen át az A1 felszólítási kimenetre. Ha az SB-DATA adatvezeték szabad, amit például az első és a második SB-BREQ és SB-BAV vezeték alacsony potenciálja és az első és második El, E2 olva5 10 15 20 25 30 35 40 45 50 55 60 65 2
