179516. lajstromszámú szabadalom • Berendezés számítógépek önvizsgálatához szükséges vezérlőjelek előállítására
5 179516 6 írandó információt. A 11 RAM egység BM és a 12 ROM egység DM idó'zítő bemenetei a központi időzítő CK vonalakra kapcsolódnak. A 2. ábrán a találmány szerinti berendezés egy példakénti kiviteli alakja látható, melynek 13 ROM egysége, 14 RAM egysége, cím 15 multiplexere, adat 16 multiplexere, adat multipelxer 18 vezérlője, vezérlő biteket ellenőrző 19 egysége és a központi AV adatvonalakra kapcsolódó vezérlő és beavatkozó 17 egysége van. A két bemenetcsoporttal rendelkező cím 15 multiplexer egyik A bemenetcsoportja a központi CV címvonalakkal, másik B bemenetcsoportja a 13 ROM egység adat L kimeneteivel van összekötve. A cím 15 multiplexer C kimenetei a 14 RAM egység cím D bemeneteire, a két bemenetcsoporttal rendelkező adat 16 multiplexer egyik F bemenetcsoportja a 14 RAM egység E kimeneteire, másik G bemenetcsoportja a 13 ROM egység adat L kimeneteire csatlakozik. Az adat 16 multiplexer H kimenetei a központi AV adatvonalakkal vannak összekötve. A vezérlő biteket ellenőrző 19 egység adat Z bemenetei a 13 R OM egység vezérlő M kimeneteire, időzi*ő Y bemenetei a központi időzítő CK vonalakra, rm kimenete az adat multiplexer 18 vezérlő vezérlő s bemenetére, további q, w, Pl kimenetei pedig a vezérlő ésbeavatkozó 17 egység bemeneteire csatlakozik. Az adat multiplexer 18 vezérlő R bemenetcsoportja a központi CV címvonalakkal, időzítő Rí bemenetei a központi időzítő CK vonalakkal, kapcsoló t kimenete a cím 15 multiplexer kapcsoló n bemenetével, u kimenete a 14 RAM egység engedélyező rt bemenetével, x ki menete az adat 16 multiplexer o bemenetével van összekötve. A találmány szerinti berendezés 2. ábrán látható kiviteli alakja alkalmas az ismert berendezés által elvégzett funkciók ellátására, de a találmány szerinti kevés áramköri elem hozzáépítésével és a ROM szóhossz kettő, vagy több bitszámú növelésével lényeges periféria, akkumulátor regisztere,, memória vezérléseket képes r.látni. A i 3 ROM egység cím GA bemenetei a számítógép központi CV címvonalaira kapcsolódnak. A 13 ROM egységnek a gép szóhosszának megfelelő bitszámú adat L kimeneteken kívül a találmány szerinti vezérlő M kimenetei vannak, melyek nem a számítógép központi AV adatvonalaira kapcsolódnak, hanem a vezérlő biteket ellenőrző 19 egység adat Z bemeneteire. A vezérlő biteket ellenőrző 19 egység a vezérlő M kimenetek bitjeit dekódolja és időzíti. A találmány szerinti Pl, rm, q, w kimenetek azok a vezérlési funkciók, amelyeket a 13 ROM egység pótlólagos vezérlő bitjei tartalmaznak és ha szükséges, már az utasítás kiolvasásának ideje után közvetlenül működőképesek. A cím 15 multiplexer B bemenetcsoportja a 13 ROM egység adat L kimeneteire, C kimenetcsoportja a 14 RAM egység cím D bemeneteire kapcsolódik. Az adat multiplexer 18 vezérlő R bemenetcsoportja a központi CV vonalakra van kapcsolva. A vezérlő biteket ellenőrző 19 egység rm kimenete a 18 vezérlő s bemenetére kapcsolódik és tiltja a 14 RAM egység címzését a központi CV címvonalak felől. Ilyenkor a 14 RAM egység cím D bemenetei a 13 ROM egység adat L kimeneteiről címződnek. így a számítógép önvizsgáló üzemmódjában a 13 ROM egységben levő vizsgáló programfutása idején, a 14 RAM egység írás-olvasás ellenőrzése rövid idő alatt végrehajtható. A vezérlő biteket ellenőrző 19 egység q kimenete perifériás utasításoknál ad törlő jelet a vezérlő és beavatkozó 17 egység felé. A w kimenet szintén perifériás utasításoknál ad jelzést a vezérlő és beavatkozó 17 egység felé. A Pl kimenetek a vezérlő és beavatkozó egységet a számítógép öntesztelő üzemmódjában vezérlik. A 14 RAM egység adat AI bemenetei a központi AV adatvonalakra kapcsolódnak. Az adat multiplexer 18 vezérlő t kimenete a kapcsoló n bemeneten keresztül a dm 15 multiplexert, x kimenete az o bemeneten keresztül az adat 16 multiplexert, u kimenete az engedélyező Rt bemeneten keresztül a 14 RAM egység engedélyezését vezérli. A különböző egységek összehangolt, szinkron működése a központi időzítő CK vonalakon, a 13 ROM egység FI, a 14 RAM egység AD, az adat multiplexer 18 vezérő Rí és a vezérlő biteket ellenőrző 19 egység Y bemeneteire érkező jelek szolgálnak. A találmány szerinti vezérlő és beavatkozó 17 egységet ugyancsak a 2. ábra alapján ismertetjük. A vezérlő és beavatkozó 17 egységnek láncbakapcsolt akkumulátor regiszter 34 vezérlője és akkumulátor 31 regisztere, láncbakapcsolt adatvonal 20 irányjelzője és periféria adatvonal 32 vezérlője, továbbá láncbakapcsolt periféria 21 állapotjelzője és periféria 33 illesztője van. A vezérlő és beavatkozó 17 egység bemenetelt az adatvonal 20 irányvezérlő, a periféria 21 állapotjelző és az akkumulátor regiszter 34 vezérlő bemenetei, ki-bemeneteit pedig a periféria 21 állapotjelzőnek és az akkumulátor regiszter 34 vezérlőnek a központi AV adatvonalakra kapcsolódó ki-bemeneteik képezik. Perifériás utasításoknál a vezérlő biteket ellenőrző 19 egység q kimenete ad törlő jelet a számítógép akkumulátor regiszter 34 vezérlő felé. Az akkumulátor regiszter 34 vezérlő a központi AV adatvonalakon érkező információ, illetve a vezérlő biteket ellenőrző 1Ç egység q kimenetén megjelenő jel hatására vezérli az akkumulátor 31 regisztert. Az adatvonal 20 irányvezérlő a vezérlő biteket ellenőrző 19 egység w kimenetén levő jel figyelembevételével vezérli a periféria adatvona! 32 vezérlőt, melynek hatására a periféria adatvonal 32 vezérlő a perifériák adatvonalait a megfelelő irányba kapcsolja. A periféria 21 állapotjelző a vezérlő biteket ellenőrző 19 egység Pl kimenetein érkező jelek hatására a periféria 33 illesztők regisztereit vezérlik, illetve ellenőrzik - státus ellenőrzés -A 3. ábrán látható vezérlő biteket ellenőrző 19 egységnél a dekódoló és vezérlő 22 egység időzítő Y bemeneteire a központi időzítő CK vonalakon érkező időzítő jelek, adat Z bemeneteire a 13 ROM egység vezérlő M kimenetei kerülnek. A q, w és Pl kimenetek a 17 egységhez, adatvonal 20 irányvezérlőhöz és periféria 21 állapotjelzőhöz vannak kapcsolva. A 23 késleltető rk bemenete a dekódoló és vezérlő 22 egység rj kimenetére kapcsolódik. A RAM engedélyező jel a 23 késleltető rm kimenetén jelenik meg. A 4. ábrán látható adat multiplexer 18 vezérlő, melynek belső felépítésénél a 27 dekódoló R beme5 10 15 20 25 30 35 40 45 50 55 60 65 3
