177618. lajstromszámú szabadalom • Kapcsolási elrendezés logikai kapcsolatok létrehozására MIS-integrált áramkörökben
7 177618 8 Először valamennyi ugyanahhoz a bemeneti változóhoz tartozó wv bemeneti változó összefoglalható, ha a más sorokból adódó wA kifejezések a figyelembevett sor w kifejezésében nem szerepelnek, vagy más sorok megegyező w A kifejezése a figyelembevett sor wv bemeneti változójával megegyezik. így a következő egyenleteket kapjuk: Yvl=v, & (wj V w* V wj V wj V w^) Yv2i -v2&(w| VwJ) Tv22=v2&w33 Yví=Vj&(w|Vw55) Yv4i=V4&(w* Vw*Vw55) Yv42 = V4&w1 Yv5=V5 & (w* V w| V V w$ V w^) v2 & w3 nem vonható össze Yv2i"g>'ei’ ^v4 & wl P^ig Yv41-gyel, mivel a w6 bemeneti változó a wA=l, 3,6-ban szerepelt. Valamennyi v^ bemeneti változó összefoglalható, ha wj bemeneti változók egyenlöek. Erre a következő vázlat szolgál: v w _ jT p ^ 2, 1* 44 2-, 33 52 22 5s 61 63 74 Valamennyi olyan elem, amely különböző sorokban ugyanazon a módon jelenik meg, összefoglalható. Azokat a sorokat, amelyeket az előző lépésben elválasztottunk (4|, 42), nem szabad összefoglalni. Azonos csoportok összefoglalásából adódik: Yi=(Vi V v2) & (w} V & w4) Y2=(v V v3 V v5) & (w2 V wf) Y3=(v2 V v4) & W3 Y4=(v4 V v5> & (w, VwjVw*) Y5=v,&wí Yé-Vj&wl Ezekkel az egyenletekkel megtaláltuk a mátrixok matematikai elemeit, mivel a Yv-k az első, a második és a harmadik mátrix sorai, a v^ bemeneti változók az első mátrix pontjai, a w> bemeneti változók a második mátrix elemei, és a hatványkitevőkben szereplő számok a harmadik mátrix elemei az a'f segédváltozó számára. A negyedik mátrix elemeit a wA kifejezésekből képezzük az kimeneti változók számára. Az 1, II, III, IV mátrixok matematikai elemei az 1. ábrának megfelelően adódnak. Ennek az I, II, III, IV mátrixok olyan kapukiképzése felel meg, amelyet a 2. ábrán tüntettünk fel. A v,...v5 bemeneti változók első csoportja az első I mátrix bemenetéihez (oszlopaihoz), a w,...w7 bemeneti változók második csoportja a második II mátrix többi bemenetéihez (2...8 oszlopok) van hozzárendelve. Az első I mátrix kimenetei (sorai) mindig a második II mátrix első bemenetéivel (az első oszlop r,...r6 elemeivel) vannak összekötve. A második II mátrix kimenetei (sorai) a harmadik II mátrix bemenetéivel (Yi-Yó soraival) vannak összekötve. A harmadik III mátrix kimenetei az a'j.--a'jsegédváltozók) a negyedik IV mátrix első bemenetével (az első sor t,...t5 elemeivel) vannak összekötve. A negyedik IV mátrix többi bemenetei (2...8 sorai) a wt...w7 bemeneti változók második csoportjához vannak hozzárendelve, és a negyedik IV mátrix kimenetei (oszlopai) a kapcsolási elrendezés a(...a5 kimeneti változói. A második II mátrix első oszlopaiban az előnyösen MIS tranzisztorokkal megvalósított r,...r6 elemek vannak elhelyezve, a negyedik IV mátrix első sorában pedig a célszerűen szintén MIS tranzisztorokkal megvalósított t,...tj elemek, amelyek mindig ezeknek a mátrixoknak az első bemenetéit képezik. Az első I mátrix, illetve a második II mátrix egy-egy sorához, illetve a harmadik III mátrix, illetve a negyedik IV mátrix egy-egy oszlopához tartozó valamennyi tranzisztor drain-csatlakozója össze van kötve egymással és egy-egy R el.enálláson át az UB feszültségforrásra van kapcsolva, és a megfelelő mátrix egy-egy kimenetét képezi. Valamennyi tranzisztor dúsításos tipusú MIS tranzisztor, amelyek sourcecsatlakozói földpotenciálra, gate-csatlakozói pedig a mátrixbemenetekre vannak kapcsolva. Ha nulla jel van az rj...ré, illetve t,...t5 elemeket képező tranzisztorok egyik gate-csatlakozóján, a megfelelő tranzisztor lezár, és drain-csatlakozója „1” jelet szolgáltat, ha a megfelelő Yi • • • Yé sorhoz, illetve a 1.. .a5 kimeneti változóhoz hozzárendelt valamennyi tranzisztor szintén le van zárva; máskülönben az említett drain-csatlakozó nulla jelet szolgáltat. Ha az említett gate-csatlakozón „1” jel van, ez a tranzisztor vezető állapotba kerül, és a drain-csatlakozón nulla jel jelenik meg, függetlenül a megfelelő Yi-.-Yè sorok, illetve az aj...a5 kimeneti változóknak megfelelő oszlopok hozzárendelt tranzisztorainak állapotától. A találmány szerinti megoldással így 137 mátrixpontra van szükség. Ha az adott függvényeket egy ROM-mal akarnánk realizálni, ez 5 • 7 • 5 = 175 tárolóhellyel rendelkezne. Egy PLA, amely a v és w bemeneti változók hiányos kódolásával működik, 17 ÉS tagot és így 221 NOR mátrixpontot igényelne. A találmány szerinti elrendezés előnye nagyobb számú bemeneti változó esetén még szembetűnőbbé válik. A négy 1,11, III, IV mátrix találmány szerinti kapcsolási elrendezésével kiterjedt logikai kapcsolatokat valósíthatunk meg egyetlen félvezető chip-en. Szabadalmi igénypontok 1. Kapcsolási elrendezés független bemeneti változók két csoportja közötti logikai kapcsolatok létrehozására integrált MIS technikában, amely kapcsolási elrendezés NOR és/vagy NAND tagokat tartalmazó mátrixokból áll, azzal jellemezve, hogy az első mátrix (I) kimenetei (sorai), amelynek bemenetei (oszlopai) bemeneti változók (vj...vk) első csoportjához vannak hozzárendelve, egy második mátrix (II) első bemenetéivel, az első oszlop elemeivel (rj...rs) vannak összekötve, továbbá a második mátrix (II) további bemenetei (oszlopai) (2...(1+1)) bemeneti változók (W|...W[) második csoportjához vannak hozzárendelve, a második mátrix (II) kimenetei (sorai) egy harmadik mátrix (III) bemenetéivel (soraival), és ennek kimenetei (oszlopai) egy negyedik mátrix (IV) első bemenetéivel, az első sor elemeivel (tt...tro) vannak összekötve, a negyedik mátrix (IV) további bemenetei (sorai) (2...(1+1)) a bemeneti változó (w,.. ,W|) második csoportjához vannak hozzáren-5 10 15 20 25 30 35 40 45 50 55 60 65 4
