177048. lajstromszámú szabadalom • Rendszertechnikai elrendezés processzorral vezérelt számítógépes rendszer és egy ehhez tartozó perféria között input-output műveletek létesítésére
11 177048 12 3. A 2. igénypont szerinti rendszertechnikai elrendezés kiviteli alakja, azzal jellemezve, hogy a perifériát display periféria képezi, amelynek katódsugárcsővé, (114), eltérítő egysége (115) és video erősítője (113) van, amelyek display vezérlővel 5 (112) vannak összekapcsolva és a display vezérlőben (112) van szinkronjel dekóder (9), vezérlőjel dekóder (10) és cursor helyzet komparátor (11), amelyek bemenetei a vezérszámlánccal (12) és/vagy a nagyfrekvenciás oszcillátor (13) kimenetével van- 10 nak összekötve, a vezérlőjel dekóder (10) kimenete egykarakteres pufferral (4) karakter generátorral (5), párhuzamos-soros átalakítóval (6) és video jel keverővei (7) van összekötve, ahol az egykarakteres puffer (4) bemenete a memória (1) adatkimeneté- 15 vei, kimenete egyrészt a karakter generátorral (5), másrészt karakter dekóder (21) bemenetével van összekötve, a párhuzamos-soros átalakító (6) bemenete a karakter generátorral (5), kimenete pedig a video jel keverővei (7) van összekötve, ez utóbbi 20 egyik bemenete a karakter dekóder (21) kimenetével, másik bemenete pedig a cursor helyzet komparátor (11) kimenetével egy további bemenete pedig ellenőrző adatregiszter (17) kimenetével van összekötve, a cursor helyzet komparátor (11) összeha- 25 sonlító bemenetei alacsony szintű cursor regiszterrel (16) vannak összekötve, és kimenete a vezérlőjel dekóderhez (10) csatlakozik, a cursor regiszterek (15, 16), továbbá az ellenőrző adatregiszter (17) képezik a perifériának közvetlenül a procesz- 30 szór (100) által vezérelt egységeit, és a video jel keverő (7) a video erősítő (113) bemenetével, a szinkronjel dekóder (9) kimenete pedig az eltérítő egység (115) bemenetével van összekötve. 4. A 3. igénypont szerinti rendszertechnikai elrendezés kiviteli alakja, azzal jellemezve, hogy az alacsony szintű és magas szintű cursor és az ellenőrző adatregiszter (17) regiszterek (15, 16) adatbemenetei a rendszer memória (102) adatkimenet buszával vannak összekapcsolva, órabemeneteik a processzorral (100) összekapcsolt memória beírási bemenettel (RAM WRITE) vannak összekapcsolva, engedélyező bemeneteik pedig ÉS kapukon (24, 25, 26) keresztül a hozzájuk rendelt címbit vonalakkal és a processzor hozzáférés bemenettel (CPU SLOT) van összekötve. 5. Az 1—4. igénypontok bármelyike szerinti rendszertechnikai elrendezés kiviteli alakja, azzal jellemezve, hogy a kétállapotú elem (14) dinamikus tároló, amelynek órabemenete az egység címérvényesítő bemenetével (RAS) van összekötve, beállító bemenete pedig ÉS kapu (23) kimenetével van összekötve, amelynek egyik bemenete az egység processzor hozzáférés bemenetével (CPU SLOT), a másik bemenete pedig további ÉS kapu (22) kimenetével van összekötve és ennek egyik bemenete az ekvivalencia egység (19) kimenetével és a memória referencia műveletet meghatározó cím bitvonallal van összekötve. 2 rajz, 2 ábra A kiadásért felel: a Közgazdasági és Jogi Könyvkiadó igazgatója 824387 - Zrínyi Nyomda, Budapest 6
