203920. lajstromszámú szabadalom • Eljárás és áramköri elrendezés frekvenciaszintézerek hangolási sebességének növelésére
1 HU 203 920 A 2 nete a változtatható osztási arányú frekvenciaosztó kimenetére, referencia-jelbemenete pedig a fáziskomparátor referenciabemenetére csatlakozik. Az idómérő áramkör kimenete a változtatható osztási arányú frekvenciaosztó osztásarányt vezérlő bemenetével van összekötve. Az előhangoló áramkör szekvenciális vezérlőegységet tartalmaz, amelynek első adatkimenetére D/A átalakítón keresztül a ffekvenciakimenetű jelforrás másik vezérlőbemenete van kötve, második adatkimenete van, amely a változtatható osztási arányú frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik. A szekvenciális vezérlőegység szinkronkimenete az időmérő áramkör szinkron-jelbemenetével, további szinkronkimenete pedig időzítő áramkör bemenetével van összekötve. Hurokszűrője vezérelhető sávszélességű, amelynek vezérlőbemenetére az időzítő áramkör kimenete csatlakozik. A találmány szerinti áramköri elrendezések előnyösen a találmány szerinti eljárás megvalósítására szolgálnak. Kísérleteink során beigazolódott, hogy az eljárás szerinti fázistolás mind analóg, mind pedig digitális módon realizálható. A fázistolás a referencia-jelforrás, valamint a frekvenciakimenetű jelforrás oldalán is elvégezhető, melyek célszerű megoldását találmányunk értelmében külön áramköri elrendezések valósítják meg. Az egyik áramköri elrendezés szerint a fázistolás a változtatható osztási arányú frekvenciaosztó időleges átprogramozásával van megoldva. A találmány szerinti áramköri elrendezések lehetséges, példakénti megoldását a mellékelt rajzok alapján ismertetjük részletesen, ahol- az 1. ábra ismert ffekvenciaszintézer felépítését,- a 2. ábra a megoldásunk szerinti áramköri elrendezés egy célszerű megoldását,- a 3. ábra a megoldásunk szerinti áramköri elrendezés további célszerű megvalósítását,- a 4. ábra az időmérő áramkör vázlatos felépítését,- az 5. ábra pedig a szekvenciális vezérlőegység példakénti felépítését ábrázolja. Az 1. ábrán látható ismert ffekvenciaszintézemek villamos jellel vezérelhető frekvenciakimenetű 1 jelforrása - előnyösen VCO - van. Az 1 jelforrás kimenetéhez változtatható osztási arányú 2 frekvenciaosztó csatlakozik, annak kimenetéhez pedig 5 fáziskomparátor van kötve. Az 5 fáziskomparátor kimenete 6 hurokszűrőn keresztül a frekvenciakimenetű 1 jelforrás vezérlőbemenetére negatívan vissza van csatolva. Az 5 fáziskomparátor referenciabemenetére pedig állandó 3 referenciaosztón keresztül 4 referencia-jelforrás csatlakozik. A frekvenciakimenetű 1 jelforrás 10 előhangoló áramkörrel van ellátva. A 2. ábra a találmány szerinti áramköri elrendezés célszerű megoldását ismerteti. Az áramköri elrendezés 7 időmérő áramkört tartalmaz, amelynek jelbemenete a változtatható osztási arányú 2 frekvenciaosztó kimenetére, referencia-jelbemenete pedig az 5 fáziskomparátor referenciabemenetére csatlakozik. Az ábra szerint a 7 időmérő áramkör kimenete 8 fázistoló vezérlőbemenetére van kötve. A 8 fázistoló az ábrán látható módon az 5 fáziskomparátor és az állandó 3 referenciaosztó közé van iktatva. Mivel a fázistolás nemcsak a referenciajel-oldalon, hanem a frekvenciakimenetű 1 jelforrás oldalon is elvégezhető, ezért a 8 fázistoló a változtat-ható osztási arányú 2 frekvenciaosztó és az 5 fáziskom-parátor közé is iktatható, amelyet azonban külön nem ábrázolunk. A 10 előhangoló áramkör szekvenciális 11 vezérlőegységet tartalmaz, amelynek első adatkimenetére 12 D/A átalakítón keresztül a frekvenciakimenetű 1 jelforrás másik vezérlőbemenete van kötve. A szekvenciális 11 vezérlőegységnek második adatkimenete van, amely a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik. A szekvenciális 11 vezérlőegység szinkronkimenete a 7 időmérő áramkör szinkron-jelbemenetével, további szinkronkimenete pedig 13 időzítő áramkör bemenetével van összekötve. Találmányunk értelmében a 6 hurokszűrő vezérelhető sávszélességű, amelynek vezérlőbemenetére a 13 időzítő áramkör kimenete csatlakozik. A 2. ábra szerinti 8 fázistoló mind analóg, mind pedig digitális eszközként megvalósítható. Egy előnyös digitális megvalósításnál a 8 fázistoló shiftregiszterként van kiképezve. Ez az előnyös megvalósítás igen finom beállítást tesz lehetővé, hiszen shiftregiszterként történő realizálás esetén a fázistolás egyes lépéseinek finomsága a shiftregisztert meghajtó, önmagában ismert és ezért külön nem ábrázolt órajel frekvenciájának függvénye. Ez pedig a kívánt finomságnak megfelelően választható meg. A 3. ábra a találmány szerinti áramköri elrendezés további célszerű megvalósítását ábrázolja. Ennél a megoldásnál a 7 időmérő áramkör kimenete a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlő bemenetével van összekötve. A fázistolást ennél a megoldásnál tehát a változtatható osztási arányú 2 frekvenciaosztó időleges átprogramozásával valósítjuk meg. Ez a megoldás kevésbé finom fázistolást tesz lehetővé, ugyanis a fázistolás legkisebb lépési finomságát a frekvenciakimenetű 1 jelforrás periódusideje határozza meg. A 4. ábra a 7 időmérő áramkör példakénti vázlatos felépítését szemlélteti. Az ábra szerint a 7 időmérő áramkör 71 logikai áramkört tartalmaz, amelynek kimenete 72 számlálón keresztül 73 tároló bemenetével van összekötve. A 73 tároló kimenete közvetlenül, vagy közvetve (például 74 összeadó/kivonó áramkörön keresztül) képezi a 7 időmérő áramkör kimenetét. A 4. ábrán látható, hogy a 71 logikai áramkörre a változtatható osztási arányú 2 frekvenciaosztó csatlakozik - jelbemenet -, referencia-jelbemenetére pedig az 5 fáziskomparátor referenciabemenete, vagyis az állandó 3 referenciaosztó kimenete van kötve. A 71 logikai áramkörnek szinkronkimenete van, amely a szekvenciális 11 vezérlőegység szinkron-jelbemenetével van összekötve. A 72 számlálónak órajelbemenete, valamint a szekvenciális 11 vezérlőegységgel összekötött engedélyező jelbemenete van. Szintén a szekvenciális 11 vezérlőegység gondoskodik a 73 tároló beírásáról, valamint törléséről. Az 5. ábrán látható a szekvenciális 11 vezérlőegység célszerű vázlatos felépítése, amelynek 111 CPU egysége, valamint 112 shiftregisztere van. A 111 CPU egység egyik kimenete a szekvenciális 11 vezérlőegység első 5 10 15 20 25 30 35 40 45 50 55 60 4
