203176. lajstromszámú szabadalom • Programozható logikai áramköri elrendezés
t<5, ami a hozzá kapcsolódó további áramkörök pl. tárolóelemek helyes működését megzavarhatja. A PLA hazárdmentesítése úgy történhet, hogy a bemeneti ÉS mátrixban a minimálisnál több ÉS kapcsolatot programoznak és így a redundancia növelésével küszöbölik ki a logikai hazárdokat. (E megoldás részleteit az idézett egyetemi jegyzet ismerteti.) Ezen ismert és elterjedten alkalmazott hazárdmentesítési módszer hátránya azonban az, hogy a redundancia miatt a szükségesnél nagyobb kapacitású (programozási területű) vagyis költségesebb PLA áramkört kell alkalmazni. A szükséges többletkapacitás nem ritkán az 50-100 %-ot is elérheti. Találmányunk célja a fenti ismert megoldások hátrányainak kiküszöbölése, ezek továbbfejlesztése útján. Célúnk olyan PLA áramkör létrehozása, amelynek rövidített teszt-vizsgálatát az áramköri elrendezés strukturális felépítése járulékos vizsgáló áramkörök beépítése nélkül is biztosítja, továbbá amelynek hazárdmentes működéséhez nem szükséges redundancia jellegű járulékos kapcsolatok beprogramozása. Találmányunk alapja az a felismerés, hogy a bemeneti ÉS mátrix és a kimeneti VAGY mátrix közé egy további programozható terület, valamint alkalmas felépítésű illesztőáramkörök beépítésével a bemeneti ÉS mátrix programozási területe felére csökkenthető, mivel a bemenőjelek negált sínjeinek kiépítése feleslegessé válik és ennek eredményeként olyan logikai struktúra jön létre, amely biztosítja egyrészt a redundancia nélküli hazárdmentességet, másrészt a rövidített teszt-vizsgálat lehetőségét is. Találmányunk tárgya tehát programozható logikai áramköri elrendezés (PLA), amelynek bemenetéit programozható ÉS mátrix bemenetei, kimeneteit pedig programozható VAGY mátrix kimenetei alkotják. A találmány újdonsága abban áll, hogy az ÉS mátrix kimenetei programozható további VAGY mátrixon, valamint jelfordító elemeket is tartalmazó illesztőhálózaton keresztül kapcsolódnak a VAGY mátrix bemenetéihez. A találmány szerinti áramköri elrendezés egyik célszerű megvalósítási módja az, hogy az illesztőhálózat kizárólag párhuzamosan elrendezett gátlási elemekből áll és a további VAGY mátrix két további bemenettel van még ellátva és ezekhez az 1, ill. 0 logikai jelszinteknek megfelelő tápfeszültségek közvetlenül hozzá vannak kapcsolva. A találmány egy másik célszerű megvalósítási módja az, hogy az illesztőhálózat párhuzamosan elrendezett gátlási elemekből, inverterekből, valamint rövidrezáró vezetékekből van felépítve. A találmány egy további célszerű megvalósítási módja az, hogy az illesztőhálózat egy programozható további ÉS mátrixot tartalmaz, amely utóbbi bemenetéinek egyik része elé inverterek vannak beiktatva. A találmány szerinti áramköri elrendezés bármely változata megvalósítható oly módon is, hogy az abban szereplő ÉS és VAGY mátrixok logikai jelfordító (invertáló) kimenetekkel és/vagy bemenetekkel vannak felszerelve. 1 HU A találmány szerinti áramköri elrendezés példakénti megvalósítását rajz alapján ismertetjük. A rajzon az 1. ábra a találmány szerinti áramköri elrendezés logikai blokkvázlatát, a 2., 3. és 4. ábrák pedig az illesztőhálózat célszerű felépítési változatait mutatják be. Az 1. ábrán látható áramköri elrendezés bemenetéit 1 ÉS mátrix bemenetei, kimeneteit pedig 2 VAGY mátrix kimenetei alkotják. Az 1 ÉS mátrix kimenetei 3 további VAGY mátrix és 4 illesztőhálózat közbeiktatásával kapcsolódnak a 2 VAGY mátrix bemenetéihez. A 3 további VAGY mátrix további két bemenete a 0 és 1 logikai jelszintnek megfelelő tápfeszültségekhez van közvetlenül hozzákapcsolva. A 2. ábrán a 4 illesztőhálózat belsejében párhuzamosan elrendezett 5 gátlási elemek vannak és ezek be-, ill. kimenetei alkotják a 4 illesztőhálózat be- és kimeneteit. A 3. ábrán a 4 illesztőhálózat belsejében párhuzamosan elrendezett 5 gáüási elemek, 6 inverterek és 8 rövidrezáró vezetékek vannak és ezek be-, ill. kimenetei alkotják a 4 illesztőhálózat be- és kimeneteit. A 4. ábrán a 4 illesztőhálózat 7 további ÉS mátrixból és 6 inverterekből áll. A 4 illesztőhálózat kimeneteit a 7 további ÉS mátrix kimenetei, bemenetéit pedig részben közvetlenül, részben a 6 invertereken keresztül a 7 további ÉS mátrix bemenetei alkotják. Az 1. ábra szerinti áramköri elrendezés működése a következő: Az 1 ÉS mátrixban kizárólag a bemenetek ponált értékei fordulnak elő, így ennek megfelelően az 1 ÉS mátrix kimenetein a bemeneti ponált változókból a programozásnak megfelelően alkotott logikai szorzatok jelennek meg. Ez utóbbiakból a 3 további VAGY mátrix logikai VAGY kapcsolatokat, azaz logikai összegeket képez, amelyeket a 4 illesztőhálózat még logikailag átalakít, és részben invertál, majd ezekből képezi a 2 VAGY mátrix a kimenőjeleket. Mint látható, logikai jelfordítási művelet kizárólag a 4 illesztőhálózatban történik, a programozható területeken, vagyis az 1 ÉS mátrixban, a 2 VAGY mátrixban és a 3 további VAGY mátrixban a bemenőjelek negáltja egyáltalán nem szerepel. Az 1. ábra szerinti áramköri elrendezés programozásához a megvalósítandó logikai függvényt át kell írni olyan alakba, amely megfelel az 1. ábra szerinti négyszintű hálózat struktúrájának. Példaként tekintsük az alábbi hárombemenetű és egykimenetű logikai függvényt: Z-X1*X2*X3+X1*X2 Ez pl. a következő négyszintű alakba átírható: Z-(X1+X2*X3)*(X1*X2+X3)+ +(X2)*(xi) A beprogramozott 1. ábra szerinti áramköri elrendezés a négy szint műveleteit az alábbi módon valósítja meg: Az első műveleti szint a fenti képlet zárójeleinek belsejében található logikai szorzatok létrehozása az 1 ÉS mátrix segítségével, amely utóbbi bemenetei tehát: xi; X2 és X3, kimenetei pedig: xi; X2*X3; xi*x2; X3 és X2. 176 B 2 203 5 10 15 20 25 30 35 40 45 50 55 60 3
