201617. lajstromszámú szabadalom • Eljárás és elrendezés többprocesszoros digitális hálózatok, előnyösen számítógépek osztott szinkronizációs memória kialakítására
9 HU 201617 B 10 hiszen gyakorlatilag nem áll fenn annak a lehetősége, hogy egy processzor időlegesen fel kelljen függessze a működését azért, mert a memória foglalt. A találmány szerinti megoldásnál célszerű a blokkonkénti, azaz 256 szavankénti szervezés, igy ugyanis olcsó egyszerű áramköri megoldással, gazdaságos, jól kihasználható rendszert kapunk. SZABADALMI IGÉNYPONTOK 1. Eljárás többprocesszoros digitális hálózatok, előnyösen számítógépek osztott szinkronizációs memória kialakítására, melynek során oszthatatlan memória ciklus esetén először olvasási, majd ezt követően Írási ciklust hajtunk végre ugyanarra a címre, azzal jellemezve, hogy oszthatatlan memória ciklus esetén az olvasás megkezdése előtt az oszthatatlan művelet tényét a memóriában egy utasítástárolóban letároljuk és az olvasás után a rendszer felé a művelet végét jelezzük, és abban az esetben, ha az oszthatatlan műveletet kiadó processzor helyett egy másik processzor akar a memóriához fordulni, akkor foglaltsági jelzést adunk, mindaddig amig az oszthatatlan memória ciklust kezdeményező processzor az olvasást követő írási művelettel az oszthatatlan memória ciklust be nem fejezi, ekkor ugyanis az utasitástárolót töröljük. 2. Az 1. igénypont szerinti eljárás, azzal jellemezve, hogy az eljárás kezdetén az utasítástárolót töröljük. 3. Az 1. vagy 2. igénypont szerinti eljárás, azzal jellemezve, hogy a memóriát egymástól független blokkokra osztjuk és az egyes memória blokkokat külön utasitástárolóval látjuk el. 4. Az 1-3. igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy az utasítás eltárolása mellett az oszthatatlan memóriaciklust kérő processzor azonosítóját is eltároljuk egy azonosító tárolóba, melyet azonban nem törlünk az oszthatatlan memóriaciklus befejezésekor, hanem a következő oszthatatlan memória ciklus kezdetekor átírunk. 5. Elrendezés többprocesszoros digitális hálózatok, előnyösen számítógépek osztott szinkronizációs memória kialakítására, előnyösen az 1. igénypont szerinti eljárás foganatosítására, melynek illesztő egysége (11) ki/ /bemenetéivel részben központi vezetékkötegre (A), részben pedig adat vezetékkötegen (D) keresztül memória mátrix ki/beraeneteire, kimenetei pedig részben cimfelismeró egység (12) bemenetelre, részben pedig üzemmód vezetéken (b) keresztül a memória mátrix bemenetére van kötve, azzal jellemezve, hogy az illesztő egység (11) ki/bemeneteí a központi vezetékkötegre (A), adat vezetékkötegen (D) keresztül memória mátrix blokkok (17a-n) ki/bemeneteire, kimenetei vezérlő vezetékpáron (E) át vezérlő egységek (16a-n) bemeneteire, memóriát címző vezetékkötegen (B) keresztül a cimfelismeró egység (12) bemeneteire üzemmód vezetéken (b) ét a memória mátrix blokkok (17a-n) további bemenetére, azonositó vezeték csoporton (H) keresztül a vezérlő egységek (16a-n) további bemeneteire, cím kimenetei pedig tömböt címző vezetékkötegre (C) vannak kötve, a cimfelismerö egység (12) kimenete engedélyező vezetéken (e) át kiválasztó egység (15) bemenetére van csatlakoztatva, a kiválasztó egység (15) további bemenetei a tömböt címző vezetékköteg (C) részét képező kiválasztó vezeték csoportra (F), kimenetei pedig rendre első kiválasztó vezetéken (gl) keresztül első vezérlő egység (16a) és első memória mátrix blokk (17a) bemenetére, i-edik kiválasztó vezetéken (gi) keresztül i-edik vezérlő egység (16i) és i-edik memória mátrix blokk (17i) bemenetére, n-edik kiválasztó vezetéken (gn) keresztül n-edik vezérlő egység (16n) és n-edik memória mátrix blokk (17n) bemenetére van kötve, az első memória mátrix blokk (17a) további bemenetei részben első vezérlő vezetéken (hl) keresztül az első vezérlő egység (16a) kimenetére részben pedig a tömböt címző vezetékköteg (C) részét képező blokkot címző vezeték csoportra (G) vannak csatlakoztatva, az i-edik memória mátrix blokk (17i) további bemenetei részben i-edik vezérlő vezetéken (hi) keresztül az i-edik vezérlő egység (16i) kimenetére részben pedig a blokkot címző vezeték csoportra (G) vannak kötve, a n-edik memória mátrix blokk (17n) további bemenetei részben n-edik vezérlő vezetéken (hn) keresztül n-edik vezérlő egység (16n) kimenetére, részben pedig a blokkot címző vezeték csoportra (G) vannak csatlakoztatva. (3. ábra) 6. Az 5. igénypont szerinti elrendezés, azzal jellemezve, hogy a kiválasztó egység (15) dekódoló áramkör, előnyösen SN 74S138. (3. ábra) 7. Az 5. vagy 6. igénypont szerinti elrendezés, azzal jellemezve, hogy a vezérlő egység vezérlő áramkörének (21) bemenetei foglaltság vezetéken (m) keresztül foglaltság tároló (18) kimenetére, azonosító vezetéken (j) át azonosító áramkör (20) kimenetére, valamint a kiválasztó vezetékre (g), kimenetei pedig beíró vezetéken (k) keresztül a foglaltság tároló (18) és azonosító tároló (19) bemenetére, valamint a vezérlő vezetékre (h) vannak kötve, a foglaltság tároló (18) további bemenetei a vezérlő vezetékpárra (E) vannak csatlakoztatva, az azonositó tároló (19) további bemenetei az azonosító vezeték csoporton (H) keresztül az azonosító áramkör (20) bemeneteire, kimeneti pedig az azonositó áramkör (20) további bemeneteire vannak kötve. (4. ábra) 8. A 7. igénypont szerinti elrendezés, azzal jellemezve, hogy a foglaltság tároló 5 10 15 20 25 30 35 40 45 50 55 60 65 7
