199193. lajstromszámú szabadalom • Nagysebességű elektronikus tömegtároló számítógépekhez, adatgyűjtő- és mérőberendezésekhez
199193 A találmány szerinti nagysebességű elektronikus tömegtároló egy további kiviteli alakjában a párhuzamos csatoló egységnek az interfészhez csatlakozó adattárolója, adatparitás generátora és ellenőrzője, címparítás generátora, címtárolója és vezérlő logikája van, az adattároló regiszter egység memória címregiszterével, diszk címregiszterével, szó számláló regiszterével, kontroll regiszterével és állapot regiszterével közösítve a számítógép buszára csatlakozik, melyhez a továbbá DMA vezérlő logika és II vezérlő logika kapcsolódik, a vezérlő logika az adatparitás generátor és ellenőrzőhöz, a címparitás generátorhoz, a kontroll regiszterhez, az állapot regiszterhez, a DMA vezérlő logikához és az II vezérlő logikához kapcsolódik, valamint a diszk címregiszter a címtárolóval, a szó számláló regiszter az II vezérlő logikával, és a memória cimregiszter a számítógép buszával van összekötve. A találmányt egy kiviteli példa kapcsán, rajzok alapján ismertetjük részletesebben. Az 1. ábra a találmány szerinti nagysebességű elektronikus tömegtároló kapcsolási elrendezését mutatja. A 2. ábrán a találmány szerinti nagysebességű elektronikus tömegtároló példakénti mechanikus diszk algoritmus vezérlőjének a kapcsolási elrendezése látható. A 3. ábra a találmány szerinti nagysebességű elektronikus tömegtároló példakénti párhuzamos csatoló egységét mutatja. Amint az 1. ábrán látható a találmány szerinti nagysebességű elektronikus tömegtárolónak V vezérlője, ehhez B buszon keresztül csatlakozó 12 írható-olvasható memóriája és 13 csak olvasható memóriája van, továbbá ki- és bemenetét képező I interfésszel rendelkezik. A V vezérlőnek 1 címtároló egysége, 2 vezérlő és időzítő egysége, ehhez o olvasott adat jelvezetékkel csatlakozó 3 olvasott adat tároló egysége van. Az 1 címtároló egység h szócím vezetékekkel 5 címparftás ellenőrző egységhez, 9 kártyacím dekóderhez, 10 oszlopcím dekóderhez és 11 cím multiplexerhez, a 2 vezérlő és időzítő egység címparítás hiba vezetékkel és j paritás ellenőrzés időzítő jelvezetékkel az 5 címparítás ellenőrző egységhez, j paritás ellenőrzés időzítő jelvezetékkel és k adatparítás hiba vezetékkel 6 adatparitás ellenőrző egységhez, m sorcím engedélyező jelvezetékkel a 9 kártyacím dekóderhez, n oszlopcím engedélyező jelvezetékkel a 10 oszlopcím dekóderhez és a 11 cím multiplexerhez, p frissítés engedélyező jelvezetékkel 7 frissítő logikai egységhez és a 11 cím multiplexerhez kapcsolódik. A 7 frissítő logikai egység r frissítési címvezetékekkel a 11 cím multiplexerhez, a 9 kártyacím dekóder v sorcím kapuzó jelvezetékkel, a 10 oszlopcím dekóder z oszlopcím kapuzó jelvezetékkel, a 11 cím multiplexer y címvezetékkel a B buszra csatlakozik. A B busz s olvasott adat vezetékkel a 3 olvasott adat tároló egységhez, 4 3 t írási adat vezetékekkel 4 Írandó adat tároló egységhez és 6 adatparítás ellenőrző egységhez, u,g parancsvezetékkel 8 parancstároló egységen keresztül az I interfészhez; van kötve. Az I interfész f kétirányú adatvezetékekkel a 3 olvasott adat tároló egység és a 4 Írandó adat tároló egység, e bemenő cím- és adatengedélyező jelvezetékkel az 1 címtároló egység, a 2 vezérlő és időzítő egység és a 4 Írandó adat tároló egység, d olvasott adat kapuzó jelvezetékkel, c hiba állapot jelvezetékekkel és b foglaltságjel vezetékkel a 2 vezérlő és időzítő egység, valamint a bemenő címvezetékkel az 1 címtároló egység van csatlakoztatva. Az I interfész ki- és bemenete a C számítógéphez 14 mechanikus diszk algoritmus vezérlővel vagy a C számítógép saját CB buszára csatlakozó 15 párhuzamos csatoló egységgel kapcsolódik. A 2. ábra szerinti 14 mechanikus diszk algoritmus vezérlőnek 25 multiplexere, ehhez 2j soros-párhuzamos átalakítás adatvonalaival és 2k párhuzamos-soros átalakítás adatvonalaival kapcsolódó 26 shift regisztere, 2n szektor paraméter kimenő vonallal és 20 szektor paraméter bemehő vonallal kapcsolódó 28 szektor paraméterező egysége, 2h párhuzamos Írandó adatvonallal és 2i párhuzamos olvasott adatvonallal kapcsolódó 21 párhuzamos adattároló egysége továbbá 2i párhuzamos olvasott adatvonallal kapcsolódó 22 adatparítás generátor és ellenőrző egysége van. A 26 shift regiszter 2r adat bemenő vonallal és 2s adat kimenő vonallal Dl diszk interfészre kapcsolódik. A Dl diszk interfészre 2t sávcím vonalakkal és 2y sávcím kapuzó vonallal, mely 29 késleltető egysében keresztül vissza is van csatolva, 23 cimtároló és címfordító egység, 2u index jel vonalakkal 27 szektor és sávkezdet generáló egység, 2z parancs vonalakkal 27 szektor és sávkezdet generáló egység és 24 vezérlő logikai egység, 2x egység állapot vonallal 24 vezérlő logikai egység csatlakozik. A 24 vezérlő logikai egységhez 2p regiszter vezérlő vonallal a 26 shift regiszter 2n szektor párhuzamos kimenő vonallal a 25 multiplexer van kötve. Az I interfészhez 2a kétirányú adatvonallal a 21 párhuzamos adattároló egység és a 22 adatparitás generátor és ellenőrző egység, 2b címvonalakkal 23 címtároló és ctmfordító egység, továbbá 2c engedélyező vonallal, 2d állapot vonallal, 2e parancs vonallal, 2f foglaltság vonallal és 2g olvasott adat kapuzó vonallal a 24 vezérlő logikai egység, valamint a 23 címtároló és címfordító egységhez 2v szektor címvonallal 27 szektor és sávkezdet generáló egység kapcsolódik. A 3. ábrán látható 15 párhuzamos csatoló egységnek az 1 interfészhez csatlakozó 31 adattárolója, 32 adatparitás generátora és ellenőrzője, 33 címparítás generátora, 34 címtárolója és 35 vezérlő logikája van. A 31 adattároló 36 regiszter egység 361 memória címregiszterével, 362 diszk címre-4 5 10 15 20 25 30 35 40 45 50 55 60 65
