198251. lajstromszámú szabadalom • Rendszertechnikai elrendezés DRAM-ok okozta impulzusszerű tápáramfelvétel káros hatásának csökkentésére és DMA nélküli floppy illesztésére
1 2 A találmány tárgya rendszertechnikai elrendezés DRAM-ok okozta impulzusszerű tápáramfelvétel káros hatásának csökkentésére és DMA nélküli floppy illesztésére. A dinamikus véletlen hozzáférésű memóriák (DRAM-ok) integrált áramköreit olcsóságuk miatt széles körben alkalmazzák mikroszámítógépek memóriájának kialakításához. Ezek az áramkörök megkívánják, hogy a címet két lépcsőben, előbb a sor, majd az oszlop címet, kapcsolják a bemenetűkre, és a címek megjelenését a megfelelő vezérlő jelek kísérjék. A vezérlő jelek megfelelő éle nemcsak a címbitek letárolását, hanem a memóriacellák felfrissítését is vezérli. Az előbbiekből következik a DRAM-oknak az a tulajdonsága, hogy a vezérlő jelek hatására rövid ideig (kb. 50 nsec) nagy tápáramot vesznek fel. Ezt a hatást fokozza még az a tulajdonság is, hogy a DRAM integrált áramkörök általában 1 bites szervezésflek, vagyis például egy 16 bites rendszerben 16 db ilyen áramkör működik egyszerre, és így az áramimpulzus amplitúdója is 16-szor nagyobb. A technikai szintet képviselő megoldásoknál az áramimpulzus káros hatásait nagyszámú szűrőkondenzátor alkalmazásával csökkentik. Általában minden integrált áramkör mellé egy-egy szürőkondenzátort helyeznek el. A mikroszámítógépes rendszerekben általánosan elterjedt a hajlékony mágneslemezes háttértárolók alkalmazása. Á háttértárolók általában megkívánt adatformátum és a mikroszámítógépes rendszer adatszintje közötti illesztési feladatot leggyakrabban speciális integrált áramkör felhasználásával oldják meg. Az illesztő integrált áramkör felől az adatok átvételét vagy oda az adatok kiírását a lemez forgási sebessége által diktált ütemben kell a mikroszámítógépnek elvégeznie. Lassúbb adatátviteli sebességek esetén lehetséges az interruptos vagy a lekérdezéses megoldás alkalmazása, amelyek nem teszik szükségessé, hogy szinkronizálás céljára kiegészítő hardver-t építsenek a rendszerbe. A „8”-as dupla írássűrűségű lemez használata esetén megkívánt 16 psec-es ütem viszont a legtöbb j>rocesszortípus esetén már nem teszi lehetővé az előbb említett megoldások alkalmazását. Ebben az esetben az ismert technikai szintet képviselő megoldásoknál DMA (közvetlen memória hozzáférés) vezérlő integrált áramkört építenek a rendszerbe, és ezzel oldják meg a feladatot. Ez a megoldás azonban bonyolult, s így igen költséges is lehet (például a 8086 típusú mikroprocesszor mellett alkalmazható 8089 I/O processzor ára a mikroprocesszor árának többszöröse). A találmány célul tűzte ki az ismert megoldások hiányosságainak megszüntetését és olyan áramköri elrendezés létrehozását, amely a DRAM-ok okozta Impulzusszerű tápáramfelvétel káros hatásainak csökkentését, valamint DMA nélküli floppy illesztést tesz lehetővé. A találmány szerinti megoldás azon a felismerésen alapul, hogy ha a tároló áramköröket több memóriacsoportba osztjuk, amelyeket vezérlőjel késleltetőn keresztül egymáshoz képest különböző késleltetéssel vezérelünk, akkor az eredő áramfelvétel amplitúdója lényegesen csökkenthető, továbbá, ha az adatátvitelt a floppy vezérlő adatérvényességének ellenőrzése nélkül, a központi egység várakoztatásával késleltető tag és szinkronizáló logika segítségével valósítjuk meg, akkor a floppy illesztés DMA nélkül, egyszerű módon megvalósítható. A találmány tárgya tehát rendszertechnikai elrendezés DRAM-ok okozta impulzusszerű tápáramfelvétel káros hatásának csökkentésére és DMA nélküli floppy illesztésére, amelynek központi egysége van, a központi egység kimeneti vonalcsoportja dinamikus RAM vezérlő egység és címfelismerő bemeneti vonalcsoportjára, bemenete a dinamikus RAM vezérlő egység első bemenetére, kimenete a dinamikus RAM vezérlő egység második bemenetére és floppy vezérlő első bemenetére, be/kimeneti vonalcsoportja adatbuszon keresztül a floppy vezérlő be/kimeneti vonalcsoportjára van kötve. A rendszertechnikai elrendezésre jellemző, hogy a dinamikus RAM vezérlő egység kimeneti vonalcsoportja multiplex címbuszon keresztül ,,n"-számú memóriacsoport bemeneti vonalcsoportjára, kimenete vezérlőjel késleltető bemenetére, a vezérlőjel késleltető kimenetei a megfelelő memóriacsoport bemenetére, a memóriacsoport be/ kimeneti vonalcsoportja a központi egység és a floppy vezérlő be/kimeneti vonalcsoportjára csatlakozik. A címfelismerő kimenete szinkronizáló logika első bemenetére, a szinkronizáló logika második bemenete a floppy vezérlő első kimenetére, harmadik bemenete késleltető tag kimenetére és a floppy vezérlő második bemenetére, kimenete a központi egység bemenetére és a dinamikus RAM vezérlő első bemenetére, a késleltető tag bemenete a floppy vezérlő második kimenetére csatlakozik. A találmány szerinti megoldást részletesebben az 1. ábra alapján ismertetjük, amely a rendszertechnikai elrendezés tömbvázlatát ábárzolja. A rendszertechnikai elrendezésben 1 központi egysége van, amelynek 11 kimeneti vonalcsoportja 2 dinamikus RAM vezérlő egység és 5 címfelismerő 21, 51 bemeneti vonalcsoportjára, 12 bemenete a 2 dinamikus RAM vezérlő egység első 22 bemenetére, 13 kimenete a 2 dinamikus RAM vezérlő egység második 23 bemenetére, és 8 floppy vezérlő első 82 bemenetére, 14 be/kimeneti vonalcsoportja B3 adatbuszon keresztül a 8 floppy vezérlő 83 be/kimeneti vonalcsoportjára van kötve. A rendszertechnikai elrendezésre jellemző, hogy a 2 dinamikus RAM vezérlő egység 24 kimeneti vonalcsoportja B2 multiplexer címbuszon keresztül „n”-számú, 41, 42, . . . 4n memóriacsoport 411, 421, . . . 4nl bemeneti vonalcsoportjára, 25 kimenete 3 vezérlőjel késleltető 31 bemenetére, a 3 vezérlőjel késleltető 321, 322, . .. 32n kimenetei a megfelelő 41, 42, . . . 4n memóriacsoport 412, 422, . . . 4n2 bemenetére, a 41, 42,. . . 4n memóriacsoport 413, 423, . . 4n3 be/kimeneti vonalcsoportja az 1 központi egység és a 8 floppy vezérlő 14, 83 be/kimeneti vonalcsoportjára csatlakozik. Az 5 címfelismerő 52 kimenete 6 szinkronizáló logika 62 bemenetére, a 6 szinkronizáló logika második 63 bemenete a 8 floppy vezérlő első 81 kimenetére, harmadik 64 bemenete 7 késleltető tag 71 kimenetére és a 8 floppy vezérlő második 63 bemenete a 8 floppy vezérlő első 81 kimenetére, harmadik 64 bemenete 7 késlelető tag 71 kimenetére és a 8 floppy vezérlő második 85 bemenetére, 61 kimenete az 1 központi egység 12 bemenetére és a 2 dinamikus RAM vezérlő egység első 22 bemenetére, a 7 késleltető tag 72 bemenete a 8 floppy vezérlő második 84 kimenetére csatlakozik. 198 251 5 10 15 20 25 30 35 40 45 50 55 60 2
