196003. lajstromszámú szabadalom • Kapcsolási elrendezés nagysebességű, kisfogyasztású digitiális szorzó, szorzó-összeadó, vagy szorzó-akkumuláló áramkör kialakítására
13 19Ú003 14 A 9. ábra azt szemlélteti, hogy az öt darab, egymástól eltérő bitsor esetén a 4/q műveletvégző alegység Lo...Lm/2 kimenetein az Y/O...Y/M - 1 adatbemenetek értékeinek függvényében milyen kimeneti értékeknek kell megjelenniük. Látható, hogy az Ll/2 kimeneten mind az ötféle bitsor esetén konstans logikai .1” szint van, ezért az Li/2 kimenet a 2. és a 3. ábrán jelölt módon a konstans logikai .1* szintet szolgáltató vezetékre van kapcsolva. A kimenetek előállításához a szorzandó legfeljebb két szomszédos jele szükséges, így az i-edik kimenetet előállító logikai függvény VK táblája a 10. ábrán látható. Így pl. a 9. ábra szerint az L2 kimeneten az ötödik bitvariáció esetén Y2 értéknek kell megjelennie. Az ötödik bitvariáció a 8, ábra szerint azt jelenti, hogy N2q-2 bitvezeték értéke logikai .0", mig N2q-i és N2q bitvezetékek értéke logikai .1'. A fenti értékeket helyettesítve a 10. ábra VK táblájába azt kapjuk, hogy az L2 kimenet értékei a jobbról számított harmadik oszlop határozza meg, amely szerint valóban Yi, azaz jelen példánkban Y2 értékeivel fog az L2 kimenet értéke megegyezni. A többitől eltérő függvények Írják le a 0-s és az M-s helyiértékeken lévő kimenetek előállítását. Ezek egyszerűbb függvényekkel leírhatók, de működésük visszavezethető a többiére, és Így a hálózat kevesebb féle áramköri cella tervezését igényli. Mind az a 2. ábrán látható, a O-s helyiértékű kimenetnél mindkét yl, y2 bemenetre konstans zérust vezetünk, és a cella kimenetét invertáljuk, az utolsó előtti cella y2 bemenetére és az utolsó cella mindkét yl, y2 bemenetére pedig konstans zérust kapcsolunk. A 10. ábrán látható, hogy a kimenetek előállítását definiáló függvény két részre bontható, ahol az egyik rész csak az N érlé- 5 kéktől függ, a másik rész pedig egyszerűbb az eredeti függvényeknél. Az alapcella ilyen dekompozlciója lehetővé teszi, hogy a közös eredményt adó részeket kiemeljük a cellából, s csak egyszer valósítsuk meg, miáltal jelen- 10 tűsen csökken a komplexitás. A 3q vezérlő alegységek a figyelt három darab A, B, C bemenő jel alapján olyan a, b, c vezérlő jeleket állítanak elő, amelyekből a 4’q/i műveletvégző cellák egyszerűbben kélb pezhetik a kimeneteket, mint a három eredeti A, B, C bemenő jelből. Mivel ötféle műveletet kell kódolni, erre elvileg három vezérlő jel elegendő, s valóban található három olyan vezérlő jel, amellyel 20 egyszerűbb lesz a kimenetek előállitósa. Ezek a vezérlő jelek megvalósíthatók pl. úgy, hogy egyikük pontosan akkor legyen .1" értékű, amikor az utolsó kimeneten kell „l'-t előállítani. Ezáltal a fenti vezérlő jel 25 közvetlenül felhasználható kimenetként, s ezzel megtakaríthatjuk a 4q/M + 1 egységeket. A sok lehetséges és közel egyenrangú megoldás közül bemutatunk egy konkrét példát, ahol a három felhasznált A, B, C vezér- 30 lőbemeneten lévő vezérlő jelből az aq, bq, cy vezérlő jeleket előállító 3q vezérlő alegység és az Lq/i kimenetel előállító 4’q műveletvégző cellák logikai függvénye: 35 aq = A + (BXC) (I) bq = B + C (II) cq = Ax(B + C) (III) Lq/i = cqX[(bqXyi/+bqXyt-l)] + aq + [(bqXyi/+bqXyi-i)] (IV) A fentiekben bemutatott I-IV kifejezések alapján a 4’q műveletvégző alegységek cél- p Iáinak konkrét kapcsolása egyszerűen meg- 0 tervezhető a közismert kombinációs hálózat tervezési módszerekkel. Egy példakénti kiviteli alakot mutattunk be a 4. és 5. ábrán. A 61 átvitel megőrzős összeadó hálózat rQ soros vagy párhuzamos szervezésű is lehet. A soros megoldás lassúbb működést eredményez, de regulárisabb és Így kisebb helyen megvalósítható. A párhuzamos megoldások tervezésénél alapvető szempont a műveletek párhuzamosítása. Az egység működését a jelterjedés alapján szakaszokra oszthatjuk. Mivel egy átvitelmegőrzős összeadó sor három bemenő bitsorból két eredmény bitsort Aliit elő, CQ minden szakaszban - r bemenő bitsor esetén - lNT(R/3) összeadó sort használunk, Így az adott szakasz végén a bitsorok száma r-INT(r/3) lesz. Annyi szakaszra van szükségünk, hogy a végén minden helyiértéken legfeljebb ^ kettő bit maradjon. Ez a tervezési elv nem teszi lehetővé reguláris összeadó struktúra kialakítását, de sebesség szempontjából optimális. A felhasznált összeadó sorok száma mind soros, mind párhuzamos szervezésű összeadó esetén (j-2), tehát a két megoldás azonos komplexitást igényel. Az átvitel megőrzős kódú eredmény yégsó összeadására több szintű átvitel gyorsítás összeadót használunk, ami célszerűen több, sorba kötött alegységre oszlik, annak megfelelően, ahogy a kisebb helyiértékű bitek csoportjai időben hamarabb rendelkezésre állnak. A 7. ábrán bemutatott kiviteli alak párhuzamos felépítésű, de bit szinten strukturált, ami lehetővé teszi, hogy mind a műveleti idő, mind pedig a komplexitás tekintetében optimális elrendezést alakítsunk ki. A párhuzamos szervezés következménye, hogy a 62 átvitel gyorsílós összeadó hálózat 1 érőm kisebb részegységre esik szét, s a sebesség szempontjából kritikus 62/3 rész8
