196003. lajstromszámú szabadalom • Kapcsolási elrendezés nagysebességű, kisfogyasztású digitiális szorzó, szorzó-összeadó, vagy szorzó-akkumuláló áramkör kialakítására
5 196003 6 (több, mint 16 bit) esetón n párhuzamos öszszcadö struktúra rendkívül bonyolult összeköttetéseket igényel, ami lerontja az egyébként kedvezőnek Ígérkező sebességet és jelentősen megnöveli a chip felületet. A találmány célja az ismert megoldások hiányosságainak kiküszöbölésével olyan áramköri elrendezés kialakítása, amely alkalmas adott technológiával egy lehető legnagyobb sebességű és emellett minél kisebb fogyasztású szorzó, szorzó-összeadó, vagy szorzó-akkumuláló áramkör létrehozására. Követelmény, hogy képes legyen összeszorozni egy N és egy M bites kettes komplemens kódban adott számot, továbbá a szorzathoz szükség esetén hozzáadni egy Q bites kettes komplemens számot. A célkitűzéshez tartozik az is, hogy a kapcsolási elrendezés tetszőleges elektronikus áramkörből (TTL, NMOS, CMOS, diszkrét tranzisztor stb.) megépíthető legyen. A találmányi gondolat több részfelismerés együttese és azok tudatos összehangolása. Ezek sorában a legfontosabb az, hogy a műveletvégző egységből és összeadó egységből felépiteLt kapcsolási elrendezés műveletvégző egységét műveletvégző alegységek alkotják, ahol a műveletvégző alegységek olyan, a találmány szerinti új áramköri elrendezést valósítanak meg, amely N-nél kevesebb részszorzat, valamint N x M-nél kevesebb, és csak pozitív bit képzését és öszszegzéséL igényli, miáltal az ismert megoldásokénál nagyobb működési sebesség érhető el. Része a találmányi gondolatnak a műveletvégző alegységek be- és kimeneteinek a szorzó és a szorzandó bitvezetékeivel, továbbá egymással való kapcsolatának, valamint az összeadó egység felépítésének sajátos kialakítása is. A kitűzött célnak megfelelően a találmány szerinti kapcsolási elrendezés nagy sebességű, kis fogyasztású kettes komplemens kódú digitális szorzó és adott esetben szorzó-összeadó vagy szorzó-akkumuláló áramkör kialakítására, főleg gyors szorzó perifériaként beépített hardver szorzóval nem rendelkező kisszámltógépeknél történő alkalmazáshoz, - amely műveletvégző egységet és összeadó egységet tartalmaz, a műveletvégző egységnek N-bites szorzó bemenete és M-bitcs szorzandó bemenete van, továbbá a műveletvégző egység kimenete az összeadó egység bemenetével van összekapcsolva, a szorzó áramkör eredmény kimenetét pedig az összeadó egység kimenete alkotja, - oly módon van kialakítva, hogy mind a műveletvégző egység, mind az összeadó egység kombinációs logikai hálózatokból van összeállítva, a műveletvégző egység műveletvégző alegységeket tartalmaz, ahol a műveletvégző alegységek szama a szorzó bemenet bitszámához igazodóan •I / N + 1 \ í = iNT(— } valamennyi műveletvégző alegység három vezérlő bemenettel és a szorzandó bemenet bitszámával megegyező számú adatbemenettel, továbbá a szorzandó bemenet bitszámánál háromnál több kimenettel rendelkezik, a műveletvégző alegység adatbemeneteire a szorzandp bemenet bitvezetékei vannak kapcsolva, a vezérlő bemeneteik közül az első bemenetre az előző műveletvégző alegység harmadik vezérlő bemenete, második és harmadik vezérlő bemenetelre pedig a szorzó bemenet egymás melletti két-két bitvezetéke van kapcsolva, továbbá az összeadó egység átvitel megőrzés összeadó hálózattal és átvitel gyorsítás öszszeadó hálózattal van ellátva, az átvitel megőrzés összeadó hálózat bemenete a műveletvégző egység kimenetére, kimenete az átvitel gyorsítás összeadó hálózat bemenetére yan kapcsolva, az átvitel gyorsítás összeadó hálózat kimenete pedig a szorzó áramkör eredmény kimenetét alkotja. A találmány további ismérve lehet, hogy a műveletvégző alegységeket azonos felépítésű, a szorzandó bemenet bitszámánál kettővel több műveletvégző cella alkotja, az egyes műveletvégző celláknak három vezérlő bemenete, kettő ndalbemenete és egy kimenete van, valamennyi műveletvégző cella vezérlő bemenelci egymással rendre össze vannak kötve és u műveletvégző alegységek vezérlő bemenetelre vannak kapcsolva, az első műveletvégző cellák adatbemenetei össze vannak kötve és a szorzandó bemenet legkisebb helyiértékű bitvezetékre vannak csatlakoztatva, a további műveletvégző cellák első adatbemenelei az előző műveletvégző cellák második adatbemeneteire vannak kötve, a második adatbeineneteik a szorzandó bemenetnek a műveletvégző cella sorszámánál eggyel alacsonyabb sorszámú bitvezetékére vannak kapcsolva, az utolsó két műveletvégző cella második adatbemenetére logikai .0' szintet szolgáltató vezeték van kötve, az első műveletvégző cella kimeneti vezetékébe pedig inverter van beiktatva. Egy másik célszerű kiviteli alaknál a műveletvégző cellák száma a szorzandó bemenet bitszámánál eggyel több, a műveletvégző cellák vezérlő bemenetel és a műveletvégző alegységek vezérlő bemenetei közé vezérlő alegységek vannak beiktatva, az utolsó műveletvégző cella második adatbemenetére logikai .0* szintet szolgáltató vezeték van köt/e, a műveletvégző alegységek utolsó kimenetét pedig a műveletvégző cellák harmadik vezérlő bemenetei alkotják. Egy további előnyös kiviteli alaknál az összeadó egység további bemenetelre összeadandó bemenet bitvezetékei vannak kapcsolva. A műveletvégző egység szorzó bemenetének bitvezetékei szorzó átmeneti tárolóval, szorzandó bemenetének bitvezetékei szorzan-5 10 15 20 25 30 35 40 45 50 55 G0 60
