193762. lajstromszámú szabadalom • Irányítástechnikai alkalmazásokra orientált 8 és/vagy 16-bites mikroprocesszorokkal felépített multimikroprocesszoros berendezés
193762 lakoztatott 1/0 és memória kezelő egységet (4) és/vagy memória kezelő egységet (12). 2. Az 1. igénypont szerinti multimikroprocesszoros vezérlő berendezés, azzal jellemezve, hogy az 1/0 és a memória kezelő egység (4) 8 bites mikroprocesszorokhoz tartalmaz a CPU (5) kimeneteire csatlakoztatott adatsínt (19), belső címsínt (24), valamint belső vezérlőjel sínt (25) tartalmazó bemeneti csatornát, ahol az adatsín (19) PROM B (21), egy első multiplexer (22), egy első gyors RAM (23), valamint egy első multiplexer meghajtó (15) és első multiplexer meghajtó tároló (14) egy-egy bemenetére van csatlakoztatva és egyúttal képezi az 1/0 és memória kezelő egység (4) egyik kimenetét (20.2), továbbá az első multiplexer (22), az első gyors RAM-on (23) és az első multiplexer meghajtón (15) keresztül képezi az 1/0 és memória kezelő egység (4) egy további kimenetét (20.1) az első multiplexer meghajtó tároló (14) kimenetével együtt, a belső címsín (9) szintén össze van kapcsolva a PROM B (21), az első multiplexer (22), az első gyors RAM (23) és az első multiplexer meghajtó (15) és az első multiplexer meghajtó tároló (14) egy-egy bemenetével és első meghajtó egységen (16) keresztül képezi a második kimenetet (20.2), továbbá mindegyik fenti egység össze van kapcsolva egy, a CPU (5) által belső vezérlőjel sínen (25) keresztül meghajtott vezérlő egységgel (18), amely vezérlő egység (18) második meghajtó egységen (17) keresztül képezi az 1/0 és memória vezérlő egység (4) negyedik ki-11 menetét (20.4), míg az első gyors RAM (23) L/MB kimenete az ötödik kimenetet (20.5) képezi, és a kimenetek (20.1; 20.2; 20.3; 20.4; 20.5) vannak egy kimeneti csatornaként (20) 5 a multimikroprocesszoros buszra (1) vagy a lokális buszra (2) csatlakoztatva. 3. Az 1. igénypont szerinti multimikroprocesszoros vezérlő berendezés, azzal jelle- 10 mezve, hogy 16 bites mikroprocesszornál a memória kezelő egység (12) tartalmaz egy, CPU-ra (11) csatlakoztatott második multiplexert (32), ennek kimenetére (Y), valamint a CPU (11) kimenetére (D7, Dg) csatlakoz- 15 tatott második gyors RAM-ot (33) és ugyancsak a CPU-ra (11) csatlakoztatott kettős multiplexert (27), valamint dekódoló és logikai egységet (30) és a második multiplexer (32) rá van kapcsolva a második gyors RAM 20 (33) egy csatornájára (A) és a harmadik multiplexerre (28) és a második gyors RAM (33) kimeneteinek egyik része közvetlenül a kettős multiplexerre (27), másik része a harmadik multiplexeren (28) keresztül a ket-25 tős multiplexerre (27) van csatlakoztatva, és a kettős multiplexer (27) kimenete a dekódoló és logikai egységen (30) keresztül egy D-flip-flopon (31) keresztül vagy közvetlenül van a kimenetre (29) csatlakoztat-n va, amely kimenetre (29) még egy a második gyors RAM-hoz (33) és a CPU-hoz csatlakoztatott ÉS-kapu (26) L/MB kimenete is csatlakoztatva van, és a kimenete (29) a multimikroprocesszoros buszra (1) vagy a lokális buszra (2) van csatlakoztatva. 12 4 lap rajz, 4 ábra 7
