193759. lajstromszámú szabadalom • Multiprocesszoros rendszertechnikai elrendezés digitális LSI, VLSI áramkörök tesztelésére
193759 (1) harmadik interface ki/bemenete (13), a párhuzamos I/O (ID) első párhuzamos ki/bemenete (D2) és második párhuzamos ki/bemenete (D3) egyben az intelligens terminál (1) első és második interface ki/ 5 /bemenete (12,13), a klaviatúra vezérlő (1E) klaviatúrabusza (E2) klaviatúra (1F) klaviatúrabuszára (Fl), a mágneslemezes háttértároló vezérlő (1G) tárolóbusza (G2) mágneslemezes háttértároló (II) tárolóbu- 10 szára (II), a grafikus display vezérlő (1H) displaybusza (H2), grafikus display (ÍJ) displaybuszára (J1 ) csatlakozik. 3. Az 1. igénypont szerinti rendszertechnikai elrendezés, azzal jellemezve, hogy a 15 rendszervezérlő (2) tartalmaz DMA-t (2A), amelynek rendszervezérlő CPU belsőbusza (All) SIÓ (2B), CTC (2C), PIO (2D), CPU (2E), ROM (2F), RAM(2G), BUFFER (2H) rendszervezérlő CPU bel- 20 sőbuszára (Bll, Cll, Dll, Eli, FII, Gll, H11 ) van kötve, a SIÓ (2B) első vezérlő ki/bemenete (B12) és első információs ki/bemenete (B13) egyben a rendszerve7 zérlő (2) első vezérlő ki/bemenete (21) és első információs ki/bemenete (23), sorosbusza (B14) egyben a rendszervezérlő (2) sorosbusza (25), a BUFFER (2H) címbusza (H12), adatbusza (H13) és controllbusza (H14) egyben a rendszervezérlő (2) címbusza (26), adatbusza (27) és controllbusza (28). 4. Az 1. igénypont szerinti rendszertechnikai elrendezés, azzal jellemezve, hogy a rendszer tápegységek (3) tartalmaznak rendszer tápegység vezérlőt (3A), amelynek sorosbusza (Alii) egyben a rendszer tápegységek (3) sorosbusza (31), mérőrendszer figyelőbusza (A 112) és mérőrendszer vezérlőbusza (A 113) mérőrendszer tápegységek (3B) mérőrendszer figyelőbuszára (Bili) és mérőrendszer vezérlőbuszára (B112), terminál figyelőbusza (A 114) és terminál vezérlőbusza (A 115) terminál tápegységek (3C) terminál figyelőbuszára (Cili) és terminál vezérlőbuszára (Cl 12) csatlakozik. 4 lap rajz, 4 ábra 6
