193759. lajstromszámú szabadalom • Multiprocesszoros rendszertechnikai elrendezés digitális LSI, VLSI áramkörök tesztelésére
193759 (51,61,71, 101), adatbuszára (52,62,72, 102) és controllbuszára (53,63,73,103) digitálisbusza (44) PIN elektronika (8) és órajelmeghajtások (9) digitálisbuszára (81, 91), analógbusza (45) a PIN elektronika (8) és órajelmeghajtások (9) analógbuszára (85, 93) időzítőbusza (46) és referencia feszültségbusza (47) az időzítőgenerátor (5) időzítőbuszára (54) és referencia feszültségbuszára (55) van kötve. A DC paramétermérő (6) paramétermérő kimenete (64) a PIN elektronika (8) és órajelmeghajtások (9) paramétermerő bemenetére (82,92), a PIN elektronika kijelző (7) kijelzőbusza (74) a PIN elektronika (8) és az órajelmeghajtások (9) kijelzőbuszára (84,94) csatlakozik. A PIN elektronikának (8), az órajelmeghajtásoknak (9) és a mérendő eszköztápegységeknek (10) mérendő eszközre csatlakozó ki/bemenete (83,95,104) van. A rendszertechnikai elrendezésre jellemző, hogy tartalmaz továbbá intelligens terminált (1), amelynek első, második, harmadik interface ki/bemenete (11, 12,13) van, sorosbusza (14) rendszervezérlő (2) és rendszer tápegységek (3) sorosbuszára (25,31) van kötve. A rendszervezérlő (2) címbusza (26), adatbusza (27), controllbusza (28) a pattern processzor (4), az időzítő generátor (5), a DC paramétermérő (6), a PIN elektronika kijelző (7) és a mérendő eszköz tápegységek (10) címbuszára (41,51,61,71,101), adatbuszára (42,52,62,72,102) és controllbuszá~a (43,53,63,73,103) csatlakozik. A rendszervezérlőnek (2) első, második vezérlő ki/bemenete (23,24) van. (1. ábra) 2
