193096. lajstromszámú szabadalom • Rendszertechnikai elrend két mikroprocesszoros rendszer csatolására az IEC 625-os buszhoz egyetlen GPIB interface chippel
A találmány szerinti megoldást részletesebben rajz alapján ismertetjük. Az 1. ábra ábrázolja a találmány szerinti rendszertechnikai elrendezést, amely tartalmaz első 1 mikrogépet, második 8 rnikrogépet, amelynek chip-select 84 kimenete 6 GPIB chip chip-select 67 bemenetére, interrupt 87 bemenete a 6 GPIB chip interrupt 66 kimenetére van kötve. A rendszertechnikai elrendezésre jellemző, hogy tartalmaz továbbá első 2 transceivert, amelynek adat 21 be/kímenete az első 1 mikrogép adat 14 ki/bemenetére, adat 22 ki/bemenete a 6 GPIB chip adat 63 be/kimenetére, és második 9 transceiver adat 93 ki/bemenetére, engedélyező 23 bemenete 7 inverter 71 kimenetére csatlakozik. Az első 1 mikrogép első interrupt 11 bemenete a második 8 mikrogép első port 81 kimenetére, második interrupt 12 bemenete második 4 ÉS-kapu 41 kimenetére, chip-select 13 kimenete első 3 ÉS-kapu egyik 31 bemenetére, írás kontroljel 15 kimenete 5 szelektor első írás kontroljel 52 bemenetére, olvasás kontrol jel 16 kimenete az 5 szelektor első olvasás kontroljel 51 bemenetére van kötve. Az első 3 ÉS-kapu másik 32 bemenete a második 4 ÉS-kapu másik 43 bemenetére, és a második 8 mikrogép második port 86 kimenetére, 33 kimenete a 6 GPIB chip DMA ACK kontroljel 64 bemenetére, a második 4 ÉS-kapu egyik 42 bemenete a 6 GPIB chip DMA REQ kontroljel 65 kimenetére csatlakozik. Az 5 szelektor olvasás kontroijel 53 kimenete a 6 GPIB chip olvasás kontroljel 62 bemenetére, írás kontroljel 54 kimenete a 6 GPIB chip írás kontroljel 61 bemenetére, szelektor kontroljel 55 bemenete a 6 GPIB chip chip-select 67 bemenetére, a 7 inverter 72 bemenetére, a második 8 mikrogép chip-select 84 kimenetére és a második 9 transceiver engedélyező 92 bemenetére, második olvasás kontroljel 56 bemenete a második 8 mikrogép olvasás kontroljel 83 kimenetére, második írás kontroljel 57 bemenete a második 8 mikrogép írás kontroljel 82 kimenetére, a második 8 mikrogép adat 85 ki/bemenete a második 9 transceiver adat 91 be/kimenetére van kötve. A találmány szerinti rendszertechnikai elrendezés működése a következő: Az IEC 625-ös busz rendszerben az adat ki/bevitelt kijelölt rendszervezérlő esetén a rendszervezérlő, ennek hiányában a beszélőnek kijelölt tag kezdeményezi a 6 GPIB chipen keresztül. A találmány szerinti rendszertechnikai elrendezés működésére vonatkoztatva ez azt jelenti, hogy a működést mindenképpen a 6 GPIB chip interrupt 66 kimenetének interrupt jele indítja el. A második 8 mikrogép az interrupt 87 bemenetére érkező interrupt jel hatására végrehajtja a memóriájában elhelyezett programnak megfelelő interrupt rutint. Az interrupt rutin először vizsgálja a 6 GPIB chip regisztereinek kiolvasásaival az IEC 625-ös buszról érkező üzeneteket, 3 majd kiértékeli azokat. Ennek során a második 8 mikrogép chip-select 84 kimenetén kiadott jellel az 5 szelektor irányát úgy állítja be, hogy az írás/olvasás kontrol jele a 82, 83 kimenetekről az 5 szelektoron keresztül eljusson a 6 GPIB chip írás/olvasás kontroljel 61, 62 bemeneteire. A chip-select 84 kimeneten lévő jel ezalatt engedélyezi a második 9 transsceiver működését és tiltja a 7 inverteren keresztül az első 2 transceiver működését, így a második 8 mikrogép adat 85 ki/bemenete a 6 GPIB chip adat 63 be/kimenetére kapcsolódik a második 9 transceiveren keresztül és megszűnik az első 2 transceiveren keresztül a 6 GPIB chip adat 63 be/kimenetével. A 7 inverter működése biztosítja, hogy az első, második 1, 8 mikrogép adat 14, 85 ki/bemeneteí közül csak az egyik tudjon kapcsolatba kerülni a 6 GPIB chip adat 63 be/kimeneteivel azáltal, hogy az első 2, illetve a második 9 transceiver közül valamelyiknek az engedélyező 23, 92 bemenete tiltott állapotú, mivel a második 9 transceiver engedélyező 92 bemenete a 7 inverter 72 bemenetére, az első 2 transceiver engedélyező 23 bemenete pedig a 7 inverter 71 kimenetére kapcsolódik. Az IEC 625 buszról érkező üzeneteket a második 8 mikrogép a 6 GPIB chip regiszterein keresztül veszi és feldolgozza azokat. A felcímzési folyamat során a második 8 mikrogép az IEC 625-ös buszról érkező másodlagos cím kiértékelésekor vesz tudomást arról, hogy az adatok be/kiáramlásainak célja az első 1 mikrogép vagy a második 8 mikrogép. Ha az IEC 625 busz és az első 1 mikrogép kapcsolatát kell létrehozni a másodlagos cím kijelölése alapján, akkor a második 8 mikrogép interrupt rutinja során a 6 GPIB chipet felkészíti a DMA REQ kontroljel 65 kimenet és a DMA ACK kontroljel 64 bemenet működése révén megvalósuló adattransferes üzemre (DMA üzemre) a 6 GPIB chip regisztereibe történő beírással. Ezután a második 8 mikrogép első port 81 kimenetéről az első 1 mikrogép első interrupt 11 bemenetére interrupt jelet küld, majd várakozik addig, amíg az első 1 mikrogép interrupt rutinja során felkészül az IEC 625-ös busszal megvalósítandó kapcsolatra. A második 8 mikrogép a várakozási idő letelte után a második port 86 kimenetével engedélyezi, hogy 6 GPIB chip DMA REQ kontroljel 65 kimenetének jele a második 4 ÉS-kapun áthaladva az első 1 mikrogép második interrupt 12 bemenetére kerüljön, dletve az első 1 mikrogép chip-select 13 kimenetének jele az első 3 ÉS-kapun áthaladva a 6 GPIB chip DMA ACK kontroljel 64 bemenetére kerüljön. A második 8 mikrogép nem aktív állapotú, chip-select 84 kimenetének jele ekkor az 5 szelektor kontroljel 55 bemenetén keresztül az 5 szelektor irányát úgy állítja be, hogy az első 1 mikrogép írás/olvasás kontroljele a 15, 16 kimenetről az 5 szelektoron keresztül eljusson a 6 GPIB chip 4 3 193096 5 10 15 20 25 • 30 35 40 45 50 55 60 65
