192704. lajstromszámú szabadalom • Kapcsolási elrendezés több-portos memória kialakítására, különösen nagyfelbontású raszteres grafikus megjelenítőhöz
5 192704 6 memória kimenő jelé\ (64 bit) a 28 belső kimeneti adatbuszról a 6 kimeneti regiszterbe írja be, hasonló módon az U3LOAD jel az 1 memória kimenő jelét (64 bit) a 28 belső kimeneti adatbuszról a 8 átmeneti regiszterbe íqa be. A 3 órajel elosztó a dinamikus 1 memória aktuális celláját jelöli ki azáltal, hogy a CAS órajel kikapuzott változatát (CAS*jel) eljuttatja az 1 memória megfelelő integrált áramköri egységére (64 bit). Az elosztást a 24 F címbusz jelei, a 22 U1 címbusz jelei és a MODE jel határozzák meg. A 28 belső kimeneti adatbuszon keresztül a dinamikus 1 memória adatkimenetére kapcsolódó 6 kimeneti regiszter 64 bit széles és a 7 multiplexer határozza meg az U1 busz U1A1 és U1A2 címjelei alapján, hogy a 64 bit közül melyik 16-bites szó jusson a 13 regiszter és vezérlőlogika kimenetet engedélyező jele hatására a 21 U1 adatbuszra. Az ugyancsak a dinamikus 1 memória adatkimenetére a 28 belső kimeneti adatbuszon át kapcsolódó 8 átmeneti regiszteren szintén 64 bit széles, és abból a jel a grafikus megjelenítő vezérlőegysége által előállított RL jel hatására íródik be a 9 kimenő regiszterbe. A 10 multiplexer biztosítja a 9 kimenő regiszterben lévő 64 bitnek szavanként (16 bit) egymás után a 25 U3 adatbuszra való juttatását. A 10 multiplexert a grafikus megjelenítő vezérlőegysége által előállított SR0 és SRI jel vezérli. Szabadalmi igénypontok 1. Kapcsolási elrendezés több-portos memória kia lakítására, különösen nagyfelbontású raszteres grafikus megjelenítőhöz, amely elrendezésnek írható-olvashatő memóriája, a memóriához első busz útján történő hozzáférést biztosító első csatolóegysége és második busz útján történő hozzáférést biztosító második csatolóegysége, valamint az első és a második csatolóegységhez csatlakozó prioritás logikája van, azzal jellemezve, hogy az írást és olvasást biztosító első busz (Ul) csatolóegysége a memória (1) adatkimenetére belső kimeneti adatbuszon (28) keresztül csatlakoztatott első kimeneti regisztert (6) tartalmaz, amelynek kimenete az első busz (Ul) adatbusz (21) részéhez van csatlakoztatva, a csak olvasást biztosító második busz (U3) csatolóegysége a belső kimeneti adatbuszhoz (28) átmeneti regiszter (8) közbeiktatásával csatlakoztatott második kimeneti regisztert (9) tartalmaz, amelynek kimenete a második busz (U3) adatbusz (25) részéhez van csatlakoztatva, továbbá az első és a második busz (Ul, U3) prioritását periodikusan elbíráló prioritás logika (4) ütemező óragcncrátorhoz (2) van csatlakoztatva. 2. Az 1. igénypont szerinti kapcsolási elrendezés, azzal jellemezve, hogy a memória (1) dinamikus típu-5 sú és cimbeinenetére frissítő címbusz meghajtón (19) keresztül frissítő címgenerátor (20) van csatlakoztatva, továbbá a címbusz meghajtó (19) vezérlő bemeneté és a címgenerátor (20) léptető bemeneté a prioritás logika (4) frissítést engedélyező jelet adó kimenetére 10 van csatlakoztatva. 3. A 2. igénypont szerinti kapcsolási elrendezés, azzal jellemezve, hogy gyors célprocesszorral vagy hardware generátorral történő írást biztosító harmadik buszt (F) csatlakoztató csatolóegysége van, amely 15 a memória (1) adatbemenetére és címbemenetére, valamint a prioritás logikához (4) van csatlakoztatva. 4. A 3. igénypont szerinti kapcsolási elrendezés, azzal jellemezve, hogy a memória (1) raszteres grafikus megjelenítő képi memóriája, az első busz (Ul) a 20 grafikus megjelenítőt vezérlő számítógéphez van csatlakoztatva, a második busz (3) a képi memória (1) ciklikus olvasását biztosító real-time csatorna, továbbá a grafikus megjelenítő sorkioltási jelet adó vonala (30) a sorkioltási idő alatt második busz (U3), frissí-25 tés, harmadik busz (F), első busz (Ul) prioritás sorrendet, a képrajzolás aktív ideje alatt pedig második busz (U3), harmadik busz (F), első busz (U 1 ), frissítés prioritás sorrendet meghatározó prioritás logikához (4) van csatlakoztatva. 30 5 A 3. vagy 4. igénypont szerinti kapcsolási elrendezés, azzal jellemezve, hogy a dinamikus memóriához (1) a bitenként, byte-onként, szavanként vagy több-szavanként történő írást vagy olvasást meghatározó órajelelosztó (3) van csatlakoztatva, amelynek 35 vezérlő bemenetei egyrészt a prioritás logikához (4), másrészt az első és harmadik busz (Ul, F) címvezetékeihez vannak csatlakoztatva. 6. Az 1-5. igénypontok bármelyike szerinti kapcsolási elrendezés, azzal jellemezve, hogy több-szavas 40 első kimeneti regiszter (6) tartalmából egy byte-nak vagy szónak az első busz (Ul) adatbusz (21) részére való kiválasztásához az első kimeneti regiszterhez (6) első multiplexer (7) van csatlakoztatva: 7. Az 1-6. igénypontok bármelyike szerinti kap-45 csolási elrendezés, azzal jellemezve, hogy a több-szavas második kimeneti regiszter (9) tartalmának a második busz (U3) adatbusz (25) részére byte-onként vagy szavanként történő kiléptetéséhez a második kimeneti regiszterhez (9) második multiplexer (10) 50 van csatlakoztatva. 1 db rajz Kiadja: OTH, Bp. A kiadásért felel: Himer Zoltán osztályvezető Megjelent az ENCOPRINT KISSZÖVETKEZET gondozásában Felelős vezető: Schmldl Tibor
